登录
首页 » VHDL » freeDev数字应用开发板中的VGA控制器的IP核的verilog实现

freeDev数字应用开发板中的VGA控制器的IP核的verilog实现

于 2022-03-01 发布 文件大小:69.00 kB
0 170
下载积分: 2 下载次数: 1

代码说明:

freeDev数字应用开发板中的VGA控制器的IP核的verilog实现-freeDev digital application development board of the VGA controller IP core implementation of the verilog

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • verilog 代码
    基于FPGA的VERILOG语言的DS18B20温度检测程序,代码自测可用(FPGA based VERILOG language DS18B20 temperature detection program, code self test available)
    2018-07-05 15:36:01下载
    积分:1
  • FPGA的并行流水线的AES-GCM核心100G以太网应用
    应用背景在本文中,我们提出了一种高效的设计方法在可重构硬件设备中实现GCM结合认证加密AES。由于四AES内核和四binaryfield复制我们能演示如何打破该100Gbps的速度必将在FPGA。为了减少的在Ghash操作关键路径,四级流水线已被插入在广发(2128)乘法。这个最后的GCM的架构依赖于一个4×4建筑实现了在Xilinx Virtex-5器件119gbps。关键技术即将推出的IEEE以太网标准的重点将提供的数据传输带宽的100Gbit /美国目前,最快的加密原始批准的美国国家标准与技术研究所,结合数据加密和身份认证,是伽罗瓦/计数器模式(GCM)操作。如果可行性,提高速度的GCM到100Gbit/s的ASIC技术已经表明,在GCM FPGA实现安全100G以太网网络系统出现了一些重要的结构问题。在本文中,我们报告一个高效的FPGA架构该模式结合AES分组密码。与四流水线并行AES-GCM芯我们可以要达到新的以太网标准要求的速度。此外,时间关键二进制字段乘法的认证过程依赖于四个流水线2 Karatsuba—人乘子。
    2022-04-01 01:49:49下载
    积分:1
  • com1027soft
    FSK/MSK/GFSK/GMSK DIGITAL DEMODULATOR VHDL SOURCE CODE OVERVIEW
    2011-03-21 22:41:15下载
    积分:1
  • sonic
    基于FPGA的超声波测距,通过数码管显示距离(FPGA-based ultrasonic distance)
    2015-04-27 15:41:19下载
    积分:1
  • VHDL实例这是我下载到的最好的VHDL实例,看完这些实例,可以使你有一个长足的进展...
    VHDL实例这是我下载到的最好的VHDL实例,看完这些实例,可以使你有一个长足的进展-VHDL example
    2022-08-10 14:33:29下载
    积分:1
  • Practical program code, in the hope that useful to everybody, has debugging thro...
    实用的程序代码,希望对大家有用,已经调试通过-Practical program code, in the hope that useful to everybody, has debugging through
    2023-05-31 22:10:04下载
    积分:1
  • VGA altera detailed description of the official routine Verilog code for a very...
    详细介绍了VGA官方例程Verilog代码,非常好很实用
    2022-08-21 17:43:09下载
    积分:1
  • DSW
    改变学习板上的2个电位器对应的2段模拟输入,实现模拟输入,学员观察数码管的数字变化情况,通过改D[4]的值,实现模拟输出.(Changing the learning board two potentiometers corresponding paragraph 2 analog inputs, analog inputs, digital tube digital trainees observe the changes, by changing D [4] value for analog output.)
    2013-06-21 15:31:10下载
    积分:1
  • 递增方式在4位数码管上向上计数显示从0000
    递增方式在4位数码管上向上计数显示从0000-0001->0002……..9999….0000….0001…. -- 利用CPLD设计了一个4位十进制计数器,并用数码管显示当前计数值-Incremental approach in the four counts upward digital tube display from 0000-0001-
    2022-11-11 14:10:03下载
    积分:1
  • pipelined_fft_256
    verilog编写的并行256点fft代码(Verilog prepared parallel 256 points fft code)
    2017-06-28 21:56:53下载
    积分:1
  • 696518资源总数
  • 106215会员总数
  • 5今日下载