登录
首页 » VHDL » freeDev数字应用开发板中的VGA控制器的IP核的verilog实现

freeDev数字应用开发板中的VGA控制器的IP核的verilog实现

于 2022-03-01 发布 文件大小:69.00 kB
0 126
下载积分: 2 下载次数: 1

代码说明:

freeDev数字应用开发板中的VGA控制器的IP核的verilog实现-freeDev digital application development board of the VGA controller IP core implementation of the verilog

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • HW2+李东方+2019211409
    说明:  基于数据通路和控制器的高校简单PPM设计(PPM design based on datapath and controller)
    2020-11-25 02:19:32下载
    积分:1
  • READ_SINEX
    读取IGS数据中心提供的sinex文件 并恢复法方程(Read sinex file IGS data centers and to restore normal equation)
    2016-06-18 11:19:14下载
    积分:1
  • Electronicorgan
    利用VHDL编写的电子琴发生器,以简单的演奏电路论文(Electronic organ prepared using VHDL generator to perform a simple circuit Papers)
    2009-03-06 08:52:10下载
    积分:1
  • a
    说明:  用verilog实现除法器,调用了ip核,不仅有源代码,还有测试程序的时序编写(verilog ise divider)
    2013-07-21 15:03:31下载
    积分:1
  • VHDL经典教程,下了不会后悔
    VHDL经典教程,下了不会后悔-VHDL Tutorial classic, the next will not regret it
    2022-01-25 20:37:44下载
    积分:1
  • weitongbu
    基于fpga的位同步信号提取仿真 使用vhdl语言 quartus(To use vhdl language quartus fpga bit synchronization signal extraction-based simulation)
    2020-12-29 17:29:00下载
    积分:1
  • sdram_epm570_uart
    基于CPLD芯片EPM570的verilog hdl串口程序(the UART verilog hdl code based on CPLD chip-- EPM570)
    2014-06-03 20:27:45下载
    积分:1
  • 高速FIFO,verilog设计。速度高达130Mhz
    高速FIFO,verilog设计。速度高达130Mhz-High-speed FIFO, verilog design. Speed up to 130MHz
    2023-06-26 05:15:03下载
    积分:1
  • DW8051单片机的设计,用HDL设计,详细的HDL设计
    DW8051单片机的设计,用HDL设计,详细的HDL设计-DW8051 microcontroller design, HDL design, detailed design of the HDL
    2023-03-12 10:35:03下载
    积分:1
  • 循环码的verilog编码程序
    (7,4)循环码的verilog编码程序,(7,4)循环码的verilog译码程序((7,4) cyclic code Verilog coding procedures, (7,4) cyclic code the verilog decoding procedure)
    2020-06-27 02:00:02下载
    积分:1
  • 696518资源总数
  • 105547会员总数
  • 4今日下载