-
VHDL 加法器
这个程序是 用于两个浮点数字加法器使用 VHDL 语言。
- 2022-02-06 15:47:18下载
- 积分：1
-
verilog based Real Time clock with manual input implement on fpga
它是一个基于verilog的数字时钟，显示时-分-秒，它可以手动输入，并为时、分和秒分配3个开关第二，它数字时钟频率是实时设置的。我自己用逻辑开发的。。。
- 2022-01-26 02:23:56下载
- 积分：1
-
longxin
龙芯CPU+IP+资源简介，希望大家能够了解自己开发的芯片。(Godson CPU+ IP+ Resource profile, hope that we can understand their own chips.)
- 2008-12-10 19:55:39下载
- 积分：1
-
VHDL语言串口接收数据
VHDL语言，实现穿行数据接收的功能，将异步串口的数据转换为八位数据存储。
- 2022-03-24 16:10:35下载
- 积分：1
-
IMPLEMENTATION OF LCD DISPLAY BOARD
本程序给出了在FPGA板上实现LCD显示的方法。支持的FPGA有APARTAN 3、SPARTAN 3E、VIRTEX 3等
- 2023-07-19 05:25:03下载
- 积分：1
-
Based on the VHDL language for selecting the three sequences, you can have a cyc...
基于VHDL语言的3级序列的产生，可以循环产生周期为7的m序列
-Based on the VHDL language for selecting the three sequences, you can have a cycle for cycle 7 m sequence
- 2023-08-16 17:00:04下载
- 积分：1
-
测试人体视觉的反应时间，可以作为vhdl编程的练习之用，也可以更进一步的开发成为具有商业价值的产品，这里面只是能够实现测试人体视觉反应时间的基本功能的程序...
测试人体视觉的反应时间，可以作为vhdl编程的练习之用，也可以更进一步的开发成为具有商业价值的产品，这里面只是能够实现测试人体视觉反应时间的基本功能的程序-Test of human visual reaction time, can be used as VHDL programming exercises used can also be further developed into products with commercial value, there is only able to realize the human visual reaction time test the basic functions of the procedures
- 2022-10-07 16:40:02下载
- 积分：1
-
spi_src
在FPGA上实现CAN总线SPI接口通信，使用Verilog语言(Realize SPI interface communication of CAN bus on FPGA, using Verilog language)
- 2019-06-26 16:15:45下载
- 积分：1
-
crc16-CCITT
crc-16的编码，使用的多项式是G(x)=x^16+x^12+x^5+1(generator polynomial of degree 16:
G(X)=x^16+x^12+x^5+1)
- 2012-12-07 13:55:21下载
- 积分：1
-
Commonly used phase
常用的锁相环技术，此程序是我在设计高频电路中运用的，具体见程序，经调试无问题-Commonly used phase-locked loop technology, this program is in the design I used in high-frequency circuits, see the specific procedures, no problem by debugging
- 2022-10-15 08:30:03下载
- 积分：1
