-
用FPGA verilog hdl实现千兆以太网MAC。
用FPGA verilog hdl实现千兆以太网MAC。-Using FPGA verilog hdl realize Gigabit Ethernet MAC.
- 2022-05-10 18:11:05下载
- 积分：1
-
counter4b
Vivado同步计数器VHDL设计 具有异步复位和同步预置数功能 同步计数器同步计数器同步计数器(The Vivado synchronous counter VHDL is designed with asynchronous reset and synchronous preset function, synchronous counter, synchronous counter and synchronous counter.)
- 2021-03-26 14:29:13下载
- 积分：1
-
gmsk
利用fpga实现gmsk的调制并仿真，全部代码(Fpga implements gmsk)
- 2020-12-24 00:09:06下载
- 积分：1
-
一种链式Merkle签名加密处理器体系结构
应用背景一个时间签名方案依赖于哈希函数，因此，假设是抵抗攻击用量子计算机。这些方法本身就提高了一个关键的管理问题，作为密钥对只能用于一个消息。这意味着，对于一次性签名方案的工作，发送者必须将验证密钥与邮件和签名一起传递。在接受，接收器在验证签名前验证验证密钥的真实性。基于哈希树的解决这个问题的方法是根据大量的验证密钥的真实性来解决这个问题一根钥匙的真实性。然而，这种方法会导致计算，通信和存储间接费用。由于硬件加速，本文提出，第一次，一个处理器架构这提高了性能的一次性签名方案，而不占用内存的使用和通信特性。这种架构实现链式Merkle签名方案的基础上温特尼茨的一次性签名方案。所有操作，即密钥生成、签名和验证都是在FPGA平台上实现，作为一个协处理器。原型的定时测量显示至少一个数量级相比，相同的软件解决方案的性能提升。关键技术这是第一次，一种Merkle签名的硬件解决方案作为一个候选的后量子密码技术，这说明了本系统在现代的可行性FPGA。达到10和70之间的加速因子。复杂性通过定义特定于应用程序的应用程序来定义这个系统高模块化的处理器体系结构。除了平行性级，许多参数，如温特尼茨参数，树高和CMSS级别数为设计可由系统设计人员调整的参数来获得性能和资源的预期设计目标使用。尽管其接受的特征，典型的加密处理器将进行优化处理。此外，由于布拉姆利用相对较低，内存密集型MCP的会实现，它允许建立更多更大的子树进一步提升处理器性能。
- 2022-10-29 02:15:05下载
- 积分：1
-
Booth乘法器
- 2022-10-22 10:30:04下载
- 积分：1
-
Fun little FPGA that plays a portion of Habanera
Fun little FPGA that plays a portion of Habanera
- 2022-03-20 13:10:02下载
- 积分：1
-
用于fpga学习，共同分享学习经验和交流学习心得
用于fpga学习，共同分享学习经验和交流学习心得-For fpga to learn, to share learning experiences and the exchange of learning
- 2022-02-25 22:21:38下载
- 积分：1
-
cnt60
de2开发板上的一个小程序 模60的计数器/分频器(de2 board developed a small program module 60 of the counter/divider)
- 2011-11-28 20:28:12下载
- 积分：1
-
fpga_video_game-master
在开发板EGO1上实现的直升机飞行游戏，随时间的累积，速度不断加快，数码管显示积分( Helicopter game in verilog)
- 2021-05-07 07:58:37下载
- 积分：1
-
华为经典FPGA设计全套入门技巧
华为经典设计全套入门技巧，面试经验，设计技巧(Huawei Classic Design Complete Introduction Skills, Interview Experience, Design Skills)
- 2020-07-01 23:00:02下载
- 积分：1
