-
Exercise4
说明： AES TSAPI Retrieve Event in Non-blocking Mode
- 2019-05-07 20:04:58下载
- 积分：1
-
LATTICE_ASYNFIFO
LATTICE FPGA FIFO 程序例程，工程详细，全部源代码上传 (LATTICE FPGA FIFO routine, detailed engineering, all source code uploaded)
- 2013-09-09 11:10:01下载
- 积分：1
-
fpga
fpga的一些经验之谈，对初学者比较有用，都是些容易出错误的地方(FPGA some experiences, more useful for beginners, are more vulnerable to the wrong place)
- 2007-09-21 20:58:57下载
- 积分：1
-
VGA
FPGA简单VGA彩条显示程序驱动程序640*480(FPGA simple VGA color display Driver 640* 480)
- 2013-11-22 09:14:35下载
- 积分：1
-
Verilog-HDL-tutorial
verilog HDL经典的入门书籍，内容很详细，讲了许多实例，适合硬件描述语言初学者。(verilog HDL classic introductory book, the content is very detailed, spoke many instances, suitable hardware description language for beginners.)
- 2013-10-08 20:21:51下载
- 积分：1
-
mypro_synfifo
基于IP核RAM的同步fifo设计，工程使用Xilinx的开发软件ISE(RAM-based synchronization fifo IP core design, engineering, software development using Xilinx ISE)
- 2020-09-22 01:27:56下载
- 积分：1
-
alu
this file is vhdl code of alu
- 2016-05-29 16:35:58下载
- 积分：1
-
crc冗余编码
提供了比较详细的crc编解码，有8、16、24、32可以选择，可以进行重复编码，重复触发，对学习crc有很大帮助，采用了LFSR模式编写
- 2022-04-16 20:45:20下载
- 积分：1
-
跨时钟域数据传输--经典结绳法
资源描述
说明： 结绳模块(Pluse2Toggle): 负责延长待采样信号
同步模块(Synchronization)：负责双触发器锁存
解绳模块(Toggle2Pluse)： 负责将长信号转换成脉冲信号
支持信号从快时钟域到慢时钟域，也支持信号从满时钟域到快时钟域，
- 2022-02-27 06:40:32下载
- 积分：1
-
master_slave
说明： AXI4-Lite总线的主从机读写，例程及代码(AXI4-Lite Bus Host-Slave Read-Write, Routine and Code)
- 2019-03-22 22:24:20下载
- 积分：1
