网站首页

cadence verilog lanaguage and simulation course

于 2022-03-03 发布文件大小:1.13 MB

 0  180

下载积分: 2 下载次数: 1

我要下载

代码说明：

cadence verilog lanaguage and simulation course

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

E1 (FIRST ORDER EUROPE TRANSMISSION STANDARD)qw
E1 (FIRST ORDER EUROPE TRANSMISSION STANDARD)qw

2023-06-23 08:30:04下载

积分：1
matlab2DPSK
蒙特卡洛仿真图这个程序对2psk信号进行仿真前提是把信号能量归一化了 (This programme intend to realize the simulation of 2DPSK through MonteCarlo experiment. intends )

2013-05-04 13:18:00下载

积分：1
SHUMAGUAN
说明： FPGA 点亮数码管的灯，本例程支持6位数码管，因为我的FPGA开发板是这样子的(The lamp of digital tube illuminated by FPGA)

2020-06-18 10:20:02下载

积分：1
ADC_pf89
本verilog代码通过IIC总线实现了对 PCF8591AD、DA转换芯片的控制。适用于FPGA，亲测可用。(this is used for FPGA to control PCF8591(AD/DA) chip by verilog.)

2020-11-28 13:09:30下载

积分：1
FPGA-design-
FPGA设计的四种常用思想与技巧分享:串并转换设计技巧、流水线设计思想……(FPGA design of four common ideas and techniques)

2013-05-22 22:55:38下载

积分：1
LMS算法从opencourse
本文详细介绍了我们的电气工程项目；

2022-03-01 15:10:31下载

积分：1
spi-MRAM
Everspin SPI MRAM chipset(MR25H10,MR25H40,MR25H256)

2013-08-14 12:05:26下载

积分：1
用VHDL编写的4、7、40、64、84计数器，可将程序中的具体数字设成任意值。...
用VHDL编写的4、7、40、64、84计数器，可将程序中的具体数字设成任意值。-Using VHDL written 4,7,40,64,84 counter, you can program specific figures set to any value.

2023-02-12 05:30:04下载

积分：1
二维高斯实现的Vhdl代码
这段代码是用来实现二维高斯滤波器的。

2022-01-25 17:27:16下载

积分：1
ddr3_model
一个verilog语言开发编写的简单的ddr3模型(A simple model ddr3, written with verilog language)

2020-08-26 17:38:13下载

积分：1

696518资源总数
106174会员总数
31今日下载

cadence verilog lanaguage and simulation course

0 个回复

热门标签

热门下载