-
hilbert_m
基于FPGA的希尔伯特变化的verilog代码(Hilbert change verilog code)
- 2020-10-19 09:37:25下载
- 积分:1
-
浮点单元
本文档介绍了Verilog双精度浮点内核,这些
- 2023-03-23 11:50:04下载
- 积分:1
-
simpleCpu
relative cpu design implementation
- 2013-08-14 21:22:39下载
- 积分:1
-
med_filter
基于图像处理的中值滤波VHDL源码,能够实现对图像的滤波(Based on the median filter VHDL source image processing, image filtering can be achieved)
- 2014-07-15 10:28:28下载
- 积分:1
-
中值滤波算法
中值滤波实现。选择在Vivado软件上采用Verilog语言来编写中值滤波算法,搭建出完整的数据处理系统架构,通过仿真和验证来判断数据的处理效果,并在实际的设计过程中根据出现的问题提出解决方案。(Median filter implementation. The author chose Verilog language to write the median filter algorithm in Vivado software, built a complete data processing system architecture, judged the data processing effect through simulation and verification, and proposed a solution according to the problems in the actual design process.)
- 2018-05-30 13:44:03下载
- 积分:1
-
processor
processor design istruction load pipeline ,hazard
- 2010-04-02 03:52:08下载
- 积分:1
-
可综合的Verilog语法(剑桥大学,影印)
可综合的Verilog语法(剑桥大学,影印).(A comprehensive Verilog Grammar (University of Cambridge, photocopy).)
- 2018-01-13 00:32:05下载
- 积分:1
-
设计和ASIC平台实现DDR SDRAM控制器
专用的内存控制器是素数在不包含的微处理器的应用程序的重要性(高端应用)。内存控制器提供内存刷新指令信号,读取和写入操作和SDRAM的初始化。我们的工作将集中于ASIC双数据速率(DDR)SDRAM设计方法控制器位于DDR SDRAM和总线之间高手。控制器简化了SDRAM命令接口标准的系统的读/写接口,也优化的读/写周期的存取时间。双倍数据速率(DDR)SDRAM控制器使用Cadence RTL实现编译器。
- 2023-02-20 15:00:04下载
- 积分:1
-
256点FFT
基2-256点的Verilog HDL代码。具体程序结构说明参考word文档。
- 2022-07-15 07:00:36下载
- 积分:1
-
在FPGA上实现的定码长3/4码率LDPC码编译码器
本编译码器,为码长在信息位为288码长,码率为3/4的短码LDPC编译码器,目前为最出版串行编译码,资源占比小,模块化,可扩展为半并行,缩短延时,LDPC矩阵可根据需要定制变更,测试平台文件在文件夹中的simulation中。
- 2022-12-12 16:30:07下载
- 积分:1