网站首页

一个模拟视频输入转VGA视频输出的Verilog程序，视频解码芯片采用ADV7181B，VGA DAC采用ADV7123，强力推荐...

于 2022-03-07 发布文件大小:26.33 kB

 0  80

下载积分: 2 下载次数: 1

我要下载

代码说明：

一个模拟视频输入转VGA视频输出的Verilog程序，视频解码芯片采用ADV7181B，VGA DAC采用ADV7123，强力推荐-an analog video input to VGA video output Verilog procedures, Video decoder chip used ADV7181B, VGA DAC used ADV7123, strongly recommended!

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

identify_F-201109A_release_notes
identify在线调试手册,主要讲了FPGA怎样在线调试文档(identity actel edition tool set release notes)

2012-02-02 15:53:38下载

积分：1
udp_send1
基于FPGA的UDP硬件协议栈，全部用SystemVerilog写的，不需CPU参与，包括独立的MAC模块。支持外部phy的配置，支持GMII和RGMII模式。以下是接口 input clk50, input rst_n, /////////////////////// //interface to user module input [7:0] wr_data, input wr_clk, input wr_en, output wr_full, output [7:0] rd_data, input rd_clk, input rd_en, output rd_empty, input [31:0] local_ipaddr, //FPGA ip address input [31:0] remote_ipaddr, //PC ip address input [15:0] local_port, //FPGA port number //interface to ethernet phy output mdc, inout mdio, output phy_rst_n, output is_link_up, `ifdef RGMII_IF input [3:0] rx_data, output logic [3:0] tx_data, `else input [7:0] rx_data, output logic [7:0] tx_data, `endif input rx_clk, input rx_data_valid, input gtx_clk, output logic tx_en(UDP hardware stack, written in system verilog, do nt need CPU.Projgect includes MAC Layer,support phy configuration.support gmii and rgmii mode. the interface is as the follows: input clk50, input rst_n, /////////////////////// //interface to user module input [7:0] wr_data, input wr_clk, input wr_en, output wr_full, output [7:0] rd_data, input rd_clk, input rd_en, output rd_empty, input [31:0] local_ipaddr, //FPGA ip address input [31:0] remote_ipaddr, //PC ip address input [15:0] local_port, //FPGA port number //interface to ethernet phy output mdc, inout mdio, output phy_rst_n, output is_link_up, `ifdef RGMII_IF input [3:0] rx_data, output logic [3:0] tx_data, `else input [7:0] rx_data, output logic [7:0] tx_data, `endif input rx_clk, input rx_data)

2016-03-10 15:23:29下载

积分：1
adder.ripple
an 16 bit ripple carry adder

2012-11-02 23:20:33下载

积分：1
使用 fpga 斯巴达在 xilinx 的 SD 卡
它工作斯巴达。使用 xilinx ise 在斯巴达 6e 效果很好

2023-08-23 20:20:04下载

积分：1
华为经典FPGA设计全套入门技巧
说明：华为经典设计全套入门技巧，面试经验，设计技巧(Huawei Classic Design Complete Introduction Skills, Interview Experience, Design Skills)

2020-07-01 23:00:02下载

积分：1
this project is based on jk and t flip flop using vhdl.this is the 100 correct...
this project is based on jk and t flip flop using vhdl.this is the 100 correct code,reference is taken from book digital electrionics written by anand kumar.please use quatrus to access this code.this code can be used for the final year project for engineering. Here dataflow techniques and behavioural techniques are used. -this project is based on jk and t flip flop using vhdl.this is the 100 correct code,reference is taken from book digital electrionics written by anand kumar.please use quatrus to access this code.this code can be used for the final year project for engineering. Here dataflow techniques and behavioural techniques are used.

2022-03-24 10:20:34下载

积分：1
m73a_nand_model
说明： Micron公司m73a系列nand flash仿真模型及测试文件(micron m73a series nand flash simulation model and testbench)

2011-03-25 22:17:32下载

积分：1
汽车尾灯控制系统汽车尾灯控制器的VHDL程序实现
汽车尾灯控制系统汽车尾灯控制器的VHDL程序实现 -car taillight control system controller car taillight VHDL program

2022-11-01 18:00:03下载

积分：1
基于VHDL数字钟的设计与分析
数字钟是一种用数字电路实现时，分，秒计时的装置，与机械性时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。数字中从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。因此，我们此次设计与制作数字钟就是为了了解数字钟的原理，从而学会制作数字钟，而且通过数字钟的制作进一步了解各种在制作中用到的中小规模集成电路的作用及实现方法。且由于数字钟包括组合逻辑电路和时序电路，通过它们可以进一步学习与掌握各种组合逻辑电路和时序电路的原理与使用方法。

2022-07-10 01:55:17下载

积分：1
lcd1602_drive
用Verilog实现1602的配置及功能。正确编译与实现(Realized by Verilog 1602 configurations and functions. Compilation and implementation of the right)

2011-01-21 16:47:27下载

积分：1

696518资源总数
104881会员总数
38今日下载

一个模拟视频输入转VGA视频输出的Verilog程序，视频解码芯片采用ADV7181B，VGA DAC采用ADV7123，强力推荐...

0 个回复

热门标签

热门下载