登录
首页 » Verilog » 进位选择加法器

进位选择加法器

于 2022-03-10 发布 文件大小:965.08 kB
0 121
下载积分: 2 下载次数: 1

代码说明:

应用背景这里的代码文件中所包含的电子与尊重加法器,结果和截图的加法器,加法器或夏天是一个数字逻辑电路进行数字的加法。在许多计算机和其他类型的处理器,加法器用于不仅是在算术逻辑单元,而且在处理器的其它部分,在那里他们被用来计算地址表指标、递增和递减运算符,和类似的操作。虽然加法器可以构造许多数值表示,如二进制编码的十进制或余三,最常见的加法操作的二进制数。在情况下,二进制补码或反码是用来表示负数,它是微不足道的修改成–加法器加法器减法器。其他符号数表示需要一个更复杂的加法器。关键技术这是文件包含所有类型的加法器是使用Verilog和silmulated在Xilinx回报等硬件描述语言Verilog软件编程语言不同,因为

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • lab2
    说明:  使用vivado和Xilinx开发板实现抢答器,开发板为Xilinx Artix-7(Using vivado and Xilinx development board to achieve the responder, the development board is Xilinx artix-7)
    2021-04-23 01:58:48下载
    积分:1
  • 微型 sd 卡 interface(sdmode)
    本代码实现了sd卡接口驱动功能,实现了在sdmode下50Mbps的读写速率,也可以通过添加额外的命令来实现100Mbps的速写速率,而文件系统的实现可以在本接口的基础上来轻松完成,从而实现针对你的应用所需要的功能,本代码非常易读,大家可以轻松看懂!
    2022-10-23 06:50:04下载
    积分:1
  • vibration-test-for-shafting-system
    轴系测试程序,多通道输入输出,实现时域、频域、轴心轨迹、瀑布图等功能。(Shafting test program, multi-channel input and output, to achieve time domain, frequency domain, orbit, waterfall and other functions.)
    2013-06-28 16:20:50下载
    积分:1
  • SMBus
    SMbus通讯协议的Verilog程序段,已通过Moldesim的仿真,可用(Verilog program segment of the SMbus communication protocol, has been through the Moldesim simulation, the available)
    2021-03-24 18:29:15下载
    积分:1
  • DSP_INTERFACE
    DSP与FPGA时序接口模块,已经经过测试,保证读写稳定(The Interface of DSP to FPGA)
    2021-01-08 10:58:51下载
    积分:1
  • 08_4_hdmi_loop
    HDMI做为视频输出输入接口已经广泛使用很长时间,主要通过TMDS差分编码传输。本实验通过在HDMI屏幕上显示彩条和输入输出环通实验,来练习视频的时序和视频颜色的表示,为后面视频处理实验做个基础。(HDMI as video output input interface has been widely used for a long time, mainly through TMDS differential coding transmission. In this experiment, by displaying color bars and input/output loop experiments on HDMI screen, video timing sequence and video color representation are practiced to lay a foundation for video processing experiments later)
    2020-06-17 09:00:02下载
    积分:1
  • LAB22
    应用verilog编程语言控制VGA显示屏显示一幅图片。(Application verilog programming language control VGA display shows a picture.)
    2016-10-27 16:30:12下载
    积分:1
  • verilog
    用fpga制作一个音乐播放器,此为浙江大学信电系fpga教程大实验成果。(Use fpga make a music player, this is the letter Electrical Zhejiang University fpga tutorial big experiment results.)
    2020-12-14 09:09:14下载
    积分:1
  • CLOCK1027
    设计了一个电子时钟,功能包括定点报时,设置闹钟,校时等(Designed an electronic clock, features include fixed-point timekeeping, setting alarms, school hours, etc.)
    2018-07-01 18:11:41下载
    积分:1
  • usbd_ucos
    基于ALINX AX7020硬件平台的USB-OTG通信程序。操作系统采用uCOS III v1.41,基本实现了双向USB2.0 块传输(Bulk Transfer)通信,zynq的PS端接收USB数据并回传至主机。经测试,主机端Window10系统采用libUSBK编程时,采用64字节的块时,传输速率可达210Mbps。zynq开发工具为Vivado2015.4,程序包中包含了全部的硬件和软件工程文档。(A USB-OTG communication project where an AX7020 platform is employed as USB device. The embeded operating system is uCOS III of version 1.41, and the FPGA toolchain is Vivado 2015.4. This project implements a full speed bidirectional USB2.0 bulk transfer. A test on Windows 10 host with libUSBK shows that the transfer speed is up to 201Mbps.)
    2020-09-09 09:38:02下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载