登录
首页 » VHDL » Verilog实现的VGA程序,用ISE打开工程文件即可

Verilog实现的VGA程序,用ISE打开工程文件即可

于 2022-03-11 发布 文件大小:125.92 kB
0 115
下载积分: 2 下载次数: 1

代码说明:

Verilog实现的VGA程序,用ISE打开工程文件即可-Verilog implementation VGA program, open the project file with the ISE can be

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Altera公司的NIOSⅡ处理器,VHDL语言编译,然后在C语言下的nios……
    ALTERA NIOS处理器,VHDL语言在QUARTUS编译通过,然后有C语言在NIOS SHELL下驱动,实验音频解码-Altera NIOS processor, the QUARTUS VHDL compiler, then the C language under NIOS SHELL-driven, experimental audio decoder
    2022-03-21 08:10:03下载
    积分:1
  • can_init
    说明:  通过SPI接口实现FPGA和MCP2515独立CAN芯片通信,功能使用modelsim仿真,实现了配置、接收、发送功能。(The communication between FPGA and MCP2515 independent can chip is realized by SPI interface. The function is simulated by Modelsim, and the function of configuration, receiving and sending is realized.)
    2020-12-30 09:28:59下载
    积分:1
  • quartus工具入门文档,altera公司官方软件翻译全文。
    quartus工具入门文档,altera公司官方软件翻译全文。-tool for quartus entry documents, altera company official translation of the full text of the software.
    2022-05-25 20:37:44下载
    积分:1
  • VHDL语言实现摄像头的捕捉和采集,通过仿真验证,很好哈
    VHDL语言实现摄像头的捕捉和采集,通过仿真验证,很好哈-vidicon s catch and collection in VHDL
    2022-09-22 03:05:04下载
    积分:1
  • 加法计数器的VHDL工程,程序,仿真图形
    加法计数器的VHDL工程,程序,仿真图形-adder jishuqi de VHDL FANGZHEN ,CHENGXU
    2022-01-25 14:28:29下载
    积分:1
  • 一种新的FPGA实现AES-128采用降低残留素数的S盒
    应用背景在本文中,我们提出了一种新的FPGAAES的S盒的利用高性能的实现减少素数的残留。这个该设计在Xilinx Virtex-5实现xc5vlx50 FPGA器件。目的是使用一种新的基于查找表的条目集渣盒素数。减少残留素S盒数量增加了更多的混乱,AES的整个过程算法,使其更复杂,并提供进一步抵抗攻击。我们的实现达到了3.09 Gbps的吞吐量,共采用了1745片一个Virtex-5 FPGA。关键技术AES的应用减少了素数剩余的设计基于S盒是用VHDL语言实现一个Xilinx Virtex-5 xc5vlx50(包:ffg676,速度等级:3)使用FPGA设计工具ISE 9.2i。表4FPGA实现结果表明AES减少残留的素数的S盒。它介绍了Xilinx公司的FPGA器件选择的目标,加密吞吐量实现,定时报告和整体设备利用率。
    2022-02-02 18:37:31下载
    积分:1
  • digital_piano-VHDL
    使用VHDL编写数字蜂鸣器音乐,整个项目文件,可直接使用 (Use VHDL to write 1602led driver, the entire project file, and can be used directly.)
    2020-12-27 22:49:03下载
    积分:1
  • stopwatch_if
    用IF语句实现秒表功能的代码,显示范围在000至99.9.(Stopwatch function code with the IF statement, displayed in the range of 000 to 99.9.)
    2015-07-13 22:33:36下载
    积分:1
  • clock
    Quartus II软件设计数字电子钟,使用verilog语言编写各个 模块生成symbol files,再用原理图方式制作顶层文件。 完成的功能有:能够显示时、分、秒;具有清零,调节分钟的功能; 具有整点报时功能,声响电路发出叫声; (failed to translate)
    2013-05-07 10:11:31下载
    积分:1
  • SPI_UVM_VIP
    说明:  SPI协议的芯片验证VIP,用UVM搭建平台验证代码(Chip verification VIP of SPI protocol, build platform verification code with UVM)
    2020-08-25 09:58:15下载
    积分:1
  • 696518资源总数
  • 105895会员总数
  • 18今日下载