网站首页

两位独立数码管100进制计数器，每1秒计数一次。从0到99，到99后又回到0....

于 2022-03-11 发布文件大小:165.06 kB

 0  58

下载积分: 2 下载次数: 1

我要下载

代码说明：

两位独立数码管100进制计数器，每1秒计数一次。从0到99，到99后又回到0.-Two independent 100-band digital tube counters, every time 1 seconds count. From 0 to 99, to 99 and then back to 0.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

基于verilog的LU分解LUdecompose
基于verilog的LU分解,本文件包括详细的程序代码，运行文件，以及详细的文档(LU decompose based on verilog)

2020-07-07 12:58:57下载

积分：1
VHDL的寄存器读写参考，可自己根据要求重新修改，本示范只做参考用...
VHDL的寄存器读写参考，可自己根据要求重新修改，本示范只做参考用-Register read and write VHDL reference to their request to amend in accordance with, the reference model only

2022-09-23 06:45:03下载

积分：1
FPGA控制AD7321的模块
FPGA控制AD7321的模块，是本人亲自试验过的。有Verilog源码，和简单文档(Fpga control module of ad 7321, is I personally tested. Verilog source code, and simple documentation)

2018-01-31 20:04:27下载

积分：1
xapp265
High-Speed Data Serialization and Deserialization(840 Mb/s LVDS) for xilinx fpga

2010-03-16 16:25:41下载

积分：1
sd_ctrl
利用verilog实现对SD卡的控制，可以实现对SD卡的读写。(Verilog SD)

2020-12-27 21:49:03下载

积分：1
SoC sample Code using Altera Xcaliber, good usefull SoC.
SoC sample Code using Altera Xcaliber, good usefull SoC.

2022-02-04 17:46:18下载

积分：1
VHDL语言实现时钟程序，用fpga开发板试过后，能够执行
VHDL语言实现时钟程序，用fpga开发板试过后，能够执行-VHDL Pang Sung-wife of mother

2022-05-27 01:05:27下载

积分：1
ORIGINAL_DOWNLOAD
说明： risc 8 by coonan compatible with PIC16C57

2019-12-05 20:32:55下载

积分：1
VGA_DE2_6V
VGA显示彩条DE2_70开发板验证过的(VGA display color bar DE2_70 development board validated)

2014-01-07 15:52:09下载

积分：1
这是一个基于可编程逻辑器件的程序，用来实现自动转换量程频率计控制器，该程序在可以再仿真器上仿真实现...
这是一个基于可编程逻辑器件的程序，用来实现自动转换量程频率计控制器，该程序在可以再仿真器上仿真实现-This is a programmable logic device based on the procedures used to automatically convert the frequency range of the controller, the program can be in the simulation simulator

2022-01-25 16:20:03下载

积分：1

696522资源总数
104029会员总数
31今日下载

两位独立数码管100进制计数器，每1秒计数一次。从0到99，到99后又回到0....

0 个回复

热门标签

热门下载