网站首页

两位独立数码管100进制计数器，每1秒计数一次。从0到99，到99后又回到0....

于 2022-03-11 发布文件大小:165.06 kB

 0  127

下载积分: 2 下载次数: 1

我要下载

代码说明：

两位独立数码管100进制计数器，每1秒计数一次。从0到99，到99后又回到0.-Two independent 100-band digital tube counters, every time 1 seconds count. From 0 to 99, to 99 and then back to 0.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

verilog user guide
verilog语法说明，包含verilog golden reference guide，verilog 2001语法(verilog golden reference guide)

2018-05-08 22:50:16下载

积分：1
FPGA-powe-analysis-tool-EPE
FPGA功耗分析工具EPE用于分析FPGA系统的功耗(FPGA power analysis tools EPE is used to analyze the power consumption of the FPGA system)

2012-11-19 17:08:00下载

积分：1
电子密码锁
电子密码锁-Electronic Code Lock

2022-09-25 17:35:03下载

积分：1
一个用VHDL语言编写的双端口存储器程序，可下载在FPGA中使用
一个用VHDL语言编写的双端口存储器程序，可下载在FPGA中使用-Written in VHDL language using a dual-port memory program can be downloaded in the FPGA using

2023-06-18 05:20:03下载

积分：1
VHDL电子抢答器的实现。有多个文件，主控件是用图行实现。其余各功能模块用VHDL实现...
VHDL电子抢答器的实现。有多个文件，主控件是用图行实现。其余各功能模块用VHDL实现-VHDL electronic Responder realized. A number of documents, the main controls are using maps the bank. The remaining modules using VHDL

2022-03-14 00:36:42下载

积分：1
ads7846
四线电阻式触摸屏，ads7846控制显示触摸坐标(Four-wire Resistive Touch Panel, ads7846 touch control display coordinates)

2009-03-31 20:07:16下载

积分：1
简易环形FIFO的设计、简单异步串行通信接口设计等
简易环形FIFO的设计、简单异步串行通信接口设计等-verilog

2022-01-25 19:03:58下载

积分：1
snake
贪吃蛇程序，用verilog实现，可以运行只要修改一下相应的FPGA芯片类型和VGA接口相应的引脚(Snake program, using Verilog to achieve, you can run as long as the appropriate to modify the corresponding FPGA chip type and VGA interface to the corresponding pin)

2016-01-16 21:11:14下载

积分：1
sha1_v01
基于FIPS 180-4标准的SHA-1算法的verilog HDL实现，分模块分别实现(FIPS 180-4 standard SHA-1 algorithm-based verilog HDL sub-modules, respectively, to achieve)

2012-09-20 14:57:19下载

积分：1
ZEDBOARD
说明： ZEDBOARD的管脚分配图和约束文件，包括PCB图和xdc文件(Pin assignment of ZEDBOARD)

2021-03-23 21:19:15下载

积分：1

696516资源总数
106459会员总数
0今日下载

两位独立数码管100进制计数器，每1秒计数一次。从0到99，到99后又回到0....

0 个回复

热门标签

热门下载