登录
首页 » VHDL » A8255的vhdl源代码,比较简单的一个

A8255的vhdl源代码,比较简单的一个

于 2022-05-07 发布 文件大小:17.72 kB
0 106
下载积分: 2 下载次数: 1

代码说明:

A8255的vhdl源代码,比较简单的一个-Vhdl source code of A8255

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • CO_2
    说明:  激光测速研究,主要介绍多普勒激光测速知识(Laser velocimetry study introduces laser-Doppler velocimetry knowledge)
    2008-10-24 22:29:44下载
    积分:1
  • bit // Data port, granularity 8
    // -*- Mode: Verilog -*- // Filename : wb_master.v // Description : Wishbone Master Behavorial // Author : Winefred Washington // Created On : 2002 12 24 // Last Modified By: . // Last Modified On: . // Update Count : 0 // Status : Unknown, Use with caution! // Description Specification // General Description: 8, 16, 32-bit WISHBONE Master // Supported cycles: MASTER, READ/WRITE // MASTER, BLOCK READ/WRITE // MASTER, RMW // Data port, size: 8, 16, 32-bit // Data port, granularity 8-bit // Data port, Max. operand size 32-bit // Data transfer ordering: little endian // Data transfer sequencing: undefined-//-*- Mode: Verilog-*- // Filename : wb_master.v // Description : Wishbone Master Behavorial // Author : Winefred Washington // Created On : 2002 12 24 // Last Modified By: . // Last Modified On: . // Update Count : 0 // Status : Unknown, Use with caution! // Description Specification // General Description: 8, 16, 32-bit WISH
    2023-03-16 01:05:04下载
    积分:1
  • "Verilog HDL Design Guide" 8
    《Verilog HDL 程序设计教程》8-"Verilog HDL Design Guide" 8
    2022-10-10 02:30:02下载
    积分:1
  • VGA信号的产生
    产生VGA彩条信号(Verilog 语言)-Generate VGA signal
    2022-05-05 22:12:14下载
    积分:1
  • Send-Program
    program send sms by sim900 module
    2012-08-08 18:25:11下载
    积分:1
  • Spartan-6-PCIE_tutorial1
    xilinx Spartan 6 PCIE仿真教程,PIO方式,带有TLP包分析。(XILINX PCIE tutorial device spartan6 PCIE core version V2.4)
    2020-11-23 19:19:33下载
    积分:1
  • Dac714
    dac714的控制程序,包括spi数据通信,转换控制(dac714 control procedures, including the spi data communications, switching control)
    2011-05-18 09:13:59下载
    积分:1
  • LMP
    利用LMP的20bit counter,比自带的cout进位要快的多。已经同错综合和时序仿真。-LMP
    2022-01-25 18:35:46下载
    积分:1
  • 中值滤波算法
    中值滤波实现。选择在Vivado软件上采用Verilog语言来编写中值滤波算法,搭建出完整的数据处理系统架构,通过仿真和验证来判断数据的处理效果,并在实际的设计过程中根据出现的问题提出解决方案。(Median filter implementation. The author chose Verilog language to write the median filter algorithm in Vivado software, built a complete data processing system architecture, judged the data processing effect through simulation and verification, and proposed a solution according to the problems in the actual design process.)
    2018-05-30 13:44:03下载
    积分:1
  • VGA_1
    VGA显示原理与VGA时序实现论文,详细介绍了VGA的原理 (Principle and VGA VGA display timing to achieve paper, detailing the principles VGA)
    2021-04-27 17:58:44下载
    积分:1
  • 696518资源总数
  • 105549会员总数
  • 12今日下载