登录
首页 » Verilog » 基于FPGA的课程设计

基于FPGA的课程设计

于 2022-03-15 发布 文件大小:199.11 kB
0 104
下载积分: 2 下载次数: 1

代码说明:

这是大二的基于FPGA的课程设计,基本功能是一个数字钟,但是做了很多额外的外设,包括数码管,鼠标,键盘,LCD,还有VGA显示钟表等。当然初学者可以看一下还是很有帮助的,高手的话就去opencore网站去下载更高级的项目吧,呵呵。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • getCPU
    获取主机CPU信息,VS2008编译通过,含详细说明(Get information on the host CPU, VS2008 compiler, containing detailed instructions)
    2014-11-27 10:07:21下载
    积分:1
  • doc
    e200 riscv open code user guide
    2020-06-15 22:45:01下载
    积分:1
  • XadcMicroblaze-master
    用zynq实现片内的数模转换,基于最新的zynq平台(zynq xadc on FPGA arm)
    2020-06-21 12:00:02下载
    积分:1
  • RS232
    基于VHDL的RS232通讯程序,包含完整的源代码,锁脚文件以及下载文件,可直接下载使用(VHDL based on the RS232 communication procedures, including complete source code, locking pin, as well as download files documents can be directly downloaded using)
    2008-07-27 13:19:28下载
    积分:1
  • jiaotongdeng
    交通灯控制系统VHDL源码,用VHDL语言、MAXPLUS2环境设计实现(VHDL core)
    2009-03-05 20:01:07下载
    积分:1
  • w25q80 spi flash的通用读写模块
    //功能描述 //这是一个spiflash的控制程序 //写选择和读选择一样时为空操作 //写选择为1并且读选择为0时使用写模式,写模式下有数据命令的选择 //写选择为0并且读选择为1时使用读模式 //命令和数据的输入都是使用data_in //地址的输入是使用addr //目前能使用的只有写入8位的命令(通过data_in),写入数据(通过addr和data_in),读出8位数据(addr和data_out) //使用时不用检测忙位,模块会自动进行检测 //当完成读或者写时信号spifl_over会出现上升沿 //DO、Dio、cs、spi_clk_out对应spiflash的端口
    2022-05-26 22:19:07下载
    积分:1
  • 2-ADC—单通道(DMA读取)
    说明:  STM32F103 ADC 通过DMA进行读取(STM32F103 ADC reads by DMA)
    2020-08-20 15:36:26下载
    积分:1
  • rams
    combinatorial modules
    2019-04-13 19:41:21下载
    积分:1
  • verilog按键检测
    if(key_delay>5)//抖动处理  {  if(key_value>0)//松手后无法进入该语句 {  if(!f_onkey)// 疑问!在松手后 key_value为0,这个语句的内容还能执行吗? {  请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2023-01-01 13:50:03下载
    积分:1
  • 05_key_test
    fpga key test 入门 xilinx 黑金的板子(fpga key test xilinx)
    2017-07-27 09:27:58下载
    积分:1
  • 696518资源总数
  • 106222会员总数
  • 14今日下载