网站首页

VHDL描述的自定义交织器

于 2022-03-15 发布文件大小:1.04 MB

 0  127

下载积分: 2 下载次数: 1

我要下载

代码说明：

交织器主要是对输入数据按照一定的规则打乱以便减少数据中过长的连0或者连1的出现。交织矩阵为行列矩阵，msgin为输入比特，msgout为交织输出比特，row和rol为交织器的行和列，可以通过改变col改变交织深度。先把输入的比特流数据改变为一个矩阵，再按照一定的方式输出为比特流数据

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

FFT_64
64点FFT设计，基于FPGA频域的设计PPT，基4算法(64 point FFT design, based on FPGA frequency domain design, PPT, base 4 algorithm)

2021-01-14 16:08:48下载

积分：1
ICAP_FPGA_Multiboot
在xilinx的ml507板子上用的ICAP功能配置存储器这里边包含了控制程序以及配置ICAP寄存器的程序就是完整的通过串口控制FPGA多重配置的程序用verilog实现的(how to configure the ICAP)

2021-03-05 15:49:31下载

积分：1
SPI_test
用FPGA于32进行SPI单向通信，FPGA向32放松发送数据(One-way SPI communication is carried out in 32 with FPGA, and data is sent to 32 with ease by FPGA.)

2020-06-18 10:40:02下载

积分：1
Roy dsd
说明： basic verilog code on siso, piso, sipo

2020-06-25 18:40:01下载

积分：1
DDS波形发生器
DDS波形生成器verilog语言书写（FPGA型号cy4以上）(DDS generate verilog)

2017-07-17 22:25:11下载

积分：1
mod3
verilog源代码，实现两种方法的模3运算。(verilog source code，to implement the calculation of mod-3 by two means.)

2011-12-24 10:23:40下载

积分：1
Based on the VHDL language for selecting the three sequences, you can have a cyc...
基于VHDL语言的3级序列的产生，可以循环产生周期为7的m序列 -Based on the VHDL language for selecting the three sequences, you can have a cycle for cycle 7 m sequence

2023-08-16 17:00:04下载

积分：1
《阿东+手把手教你学FPGA》完美公开版
一本很好的教程，适合初学者,里面有详细的教程，很值得一看！！(A good tutorial, suitable for beginners, there are detailed tutorials, it is worth a visit!!)

2018-06-20 19:41:52下载

积分：1
ds180_7Series_Overview
对赛灵思7系列的三种型号的FPGA进行了综述(xilinx 7 productin overview)

2012-06-13 15:04:23下载

积分：1
LCD12864
verilog lcd2864 适合初学者(verilog lcd2864 )

2013-10-15 18:57:45下载

积分：1

696516资源总数
106459会员总数
0今日下载

VHDL描述的自定义交织器

0 个回复

热门标签

热门下载