-
异步FIFO的实现可以全面、可核查的]关键词：…
异步FIFO的实现，可综合，可验证]
keywords:almost_full,full,almost_empty,empty-The realization of asynchronous FIFO can be comprehensive, verifiable] keywords: almost_full, full, almost_empty, empty
- 2022-03-14 05:09:12下载
- 积分：1
-
篮球24秒可控计时器设计
用VHDL语言设计篮球24秒可控计时器功能说明：1.具有24秒计时、显示功能； 2.设置外部按键，完成清零、暂停、恢复控制； 3.24秒倒计时，时间间隔为1s； 4.时间到后发出报警信号，并在3s后解除。
- 2022-05-28 22:06:17下载
- 积分：1
-
该程序实现的N位全减器，首先实现一位的减法器，之后实现N位全减器。...
该程序实现的N位全减器，首先实现一位的减法器，之后实现N位全减器。-Program of the N-bit-wide reduction, the first realization of a subtraction for, after all N-reduction devices.
- 2022-02-25 19:13:43下载
- 积分：1
-
VHDL
带有异步清零、异步置位功能的边沿JK触发器(With asynchronous reset, asynchronous setting function of edge JK flip-flop)
- 2020-06-30 03:00:02下载
- 积分：1
-
FPGA+AD7656
说明： FPGA控制AD7656和模拟开关实现36路模拟量循环采集(FPGA control AD7656 and analog switch to realize 36 channels of analog cyclic acquisition)
- 2020-10-11 23:27:32下载
- 积分：1
-
PCI_PIO
不足20元的PCI设计，含ABEL源代码。(PCI design less than 20Yuan ,including ABEL code)
- 2005-08-28 02:44:26下载
- 积分：1
-
MSK
FPGA中实现的MSK调制，带modelsim仿真。实际系统测试通过：载波和调制波信号频率可调。调制框图请参见樊昌信 通信原理247页(MSK modulation implemented in FPGA with modelsim simulation. The actual test system: a carrier wave signal and the modulation frequency is adjustable. See Fan Changxin modulation block diagram of communication theory 247)
- 2021-05-13 08:30:02下载
- 积分：1
-
LEDTest2
This is a running 10 bit led on VHDL code including switch to shift from increasing or decreasing
- 2017-10-28 16:27:20下载
- 积分：1
-
vhdl经典源代码――键盘接口设计，入门者必须掌握
vhdl经典源代码――键盘接口设计，入门者必须掌握-vhdl classical source code-- the keyboard interface design, beginners must master
- 2022-11-20 22:55:03下载
- 积分：1
-
一个霹雳灯的Verilog源程序，用PWM原理实现，产生了LED灯的渐弱效果...
一个霹雳灯的Verilog源程序，用PWM原理实现，产生了LED灯的渐弱效果-a thunderbolt lights Verilog source files, using PWM principle realized, LED lights have a gradual effect of the weak
- 2023-07-28 11:50:03下载
- 积分：1
