登录
首页 » Verilog » 展位乘数

展位乘数

于 2022-03-17 发布 文件大小:5.05 kB
0 127
下载积分: 2 下载次数: 1

代码说明:

光滑的乘法 ;算法是 ;乘法 ;算法,将两个带符号的二进制数的补码表示法。该算法是由安得烈唐纳德发明的展位 ; ;1950在伯克贝克学院在布卢姆斯伯里研究晶体学,伦敦

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Xilinx_2018_Licenses_Downloadly.ir
    Xilinx Licenses 2018
    2020-06-25 08:20:01下载
    积分:1
  • pingpong
    用Verilog代码实现的乒乓操作,用Verilog代码实现的乒乓操作(Verilog pingpong)
    2016-01-15 17:35:06下载
    积分:1
  • μCOS-Ⅱ中文手册
    说明:  ucos II 中文手册额,可以学习一下哦(UCOS II Chinese manual volume, you can learn it)
    2020-04-29 17:04:40下载
    积分:1
  • Motion_control
    基于FPGA的运动控制系统设计,包含位置、速度控制等(motion control)
    2020-11-29 13:09:28下载
    积分:1
  • 22WALSH
    1、掌握WALSH码产生的原理和WALSH码的特性。 2、掌握WALSH码的产生和特性分析的软件仿真。 3、掌握WALSH码的硬件产生方法。 (1, master code WALSH WALSH code generation principles and characteristics. 2, master WALSH code generation and characterization of the software simulation. 3, master code WALSH hardware generation approach.)
    2020-07-03 08:40:01下载
    积分:1
  • codes
    EKG SIGNAL PROCESSING THROUGH CORDIC
    2013-09-29 01:46:17下载
    积分:1
  • Desktop
    说明:  qpsk的fpga实现,包含调制和解调部分,使用verilog语言(FPGA implementation of QPSK)
    2019-03-16 02:52:26下载
    积分:1
  • I2C 的ip核与testbench
    I2C 的ip核与testbench,用verilog写的,包括master,slave reg
    2022-07-20 04:57:20下载
    积分:1
  • new
    1、PC和寄存器组使用时钟触发。 2、指令存储器和数据存储器存储单元宽度一律使用8位,即一个字节的存储单位。 3、控制器部分可以考虑用控制信号真值表方法(有共性部分)与用case语句方法逐个产生各指令其它控制信号相配合,注意:信号必须与状态配合。。当然,还可以用其它方法,自己考虑。 4、试用的汇编程序,而且必须包含所要求的所有指令。Slt、sltu指令必须检查两种情况:“小于”和“大于等于”;beq、bne指令必须检查两种情况:“等”和“不等”。这段汇编程序必须尽量优化,同时,给出每条指令在内存中的地址。(1, PC and register groups are clocked. 2, the command memory and data memory storage unit width will use 8 bits, that is, a byte storage unit. 3, the controller part can be considered with the control signal truth table method (common part) and with the case statement method to produce each command other control signal match, Note: the signal must be with the state. The Of course, you can also use other methods to consider their own. 4, try the assembler, and must contain all the required instructions. Slt, sltu instruction must check two cases: "less than" and "greater than or equal to"; beq, bne instruction must check two cases: "wait" and "unequal". This assembler must be optimized as much as possible, giving the address of each instruction in memory.)
    2017-10-19 09:44:13下载
    积分:1
  • Synopsys-RTLSystemC
    synopsys的systemc和RTl书籍清晰电子版,专业权威的EDA公司的培训资料(synopsys of systemc and RTl clear electronic version of books, professional authority of the EDA company' s training materials)
    2010-08-11 11:49:49下载
    积分:1
  • 696518资源总数
  • 105669会员总数
  • 9今日下载