登录
首页 » Verilog » 展位乘数

展位乘数

于 2022-03-17 发布 文件大小:5.05 kB
0 146
下载积分: 2 下载次数: 1

代码说明:

光滑的乘法 ;算法是 ;乘法 ;算法,将两个带符号的二进制数的补码表示法。该算法是由安得烈唐纳德发明的展位 ; ;1950在伯克贝克学院在布卢姆斯伯里研究晶体学,伦敦

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 在FPGA上实现的定码长3/4码率LDPC码编译码器
    本编译码器,为码长在信息位为288码长,码率为3/4的短码LDPC编译码器,目前为最出版串行编译码,资源占比小,模块化,可扩展为半并行,缩短延时,LDPC矩阵可根据需要定制变更,测试平台文件在文件夹中的simulation中。
    2022-12-12 16:30:07下载
    积分:1
  • volt_mea_disp
    本程序是用verilog 编写的模块,用来在lcd1602上显示用tlc549采样的电压值(This program is written in verilog module, used in lcd1602 display with tlc549 sampled voltage value)
    2013-07-26 00:58:35下载
    积分:1
  • hdb3_VHDL
    hdb3 using language VHDL(Indoor using VHDL language)
    2020-12-01 20:19:27下载
    积分:1
  • PID
    用Verilog HDL编写的PID程序代码,成功调试,运行良好。(The source code of PID in Verilog HDL.Simulation was successful.)
    2012-03-09 11:18:17下载
    积分:1
  • verilog黄金参考指南中文版
    Verilog 黄金参考指南是 Verilog 硬件描述语言及其语法 语义 合并以及将它应用到硬件设计的一个简明的快速参考指南。(Verilog Golden Reference Guide is a concise and fast reference guide for Verilog Hardware Description Language and its syntax and semantics merging and its application to hardware design.)
    2020-06-18 04:20:02下载
    积分:1
  • 卷积编码 FPGA
    FPGA实现的卷积编码,1/2编码效率,可在此基础上改为其他码率,如2/3 3/4等
    2022-11-04 13:20:03下载
    积分:1
  • xapp585
    LVDS并行数据传输,来自XILINX官网(LVDS Parallel Data Transfer)
    2020-06-29 08:20:02下载
    积分:1
  • dgnszsz
    多功能数字钟,在quartusII软件平台上实现的verilog源代码。大家试试看。(Multifunctional digital clock in quartusII software platform to achieve the verilog source code. We try.)
    2013-09-20 10:20:31下载
    积分:1
  • FPGA-matrix
    任意维数矩阵求逆的fpga实现,矩阵求逆是矩阵运算中最重要且最难实现的一种运算(fpga implementaion of matrix inverse of any dimension)
    2014-09-30 20:07:51下载
    积分:1
  • LEDTest2
    This is a running 10 bit led on VHDL code including switch to shift from increasing or decreasing
    2017-10-28 16:27:20下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载