登录
首页 » Verilog » 展位乘数

展位乘数

于 2022-03-17 发布 文件大小:5.05 kB
0 163
下载积分: 2 下载次数: 1

代码说明:

光滑的乘法 ;算法是 ;乘法 ;算法,将两个带符号的二进制数的补码表示法。该算法是由安得烈唐纳德发明的展位 ; ;1950在伯克贝克学院在布卢姆斯伯里研究晶体学,伦敦

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • FPGA-CNN-master
    fpga硬件实现cnn代码,学习可用。了解基本的深度学习概念和实现方法(FPGA hardware implementation of the code, used for learning)
    2017-08-05 21:06:30下载
    积分:1
  • ml505_mig_design
    Xilinx开发板ML505的DDRII示例程序,使用Verilog,调用MIG,编译环境ISE11.1(Xilinx ML505 development board of DDRII sample program, using Verilog, called MIG, build environment ISE11.1)
    2010-05-13 02:39:04下载
    积分:1
  • vga_interface_requiring_core_regeneration
    vga interface with text rom. font size 80x40. core need core regeneration.
    2013-05-19 02:09:10下载
    积分:1
  • 基于FPGA的UART功能实现
    基于FPGA的UART功能实现,包含四个模块,波特率产生,顶层,发送和产生模块。
    2023-09-08 04:55:04下载
    积分:1
  • ulpiereport.tar
    开源的ULPI IP核,可用于USB3300芯片的开发(openSource ULPI IP core which could be used for USB3300 chip development)
    2020-07-02 06:40:02下载
    积分:1
  • Verilog HDL程序LDPC编码器
    LDPC编码的Verilog HDL程序源代码,包括仿真数据等,内容比较全,用quartusII仿真的。
    2022-07-25 21:52:30下载
    积分:1
  • 设计高性能的 64 位 MAC 单元
    一种高性能 64 位乘法器累加器 (MAC) 的设计是本文实现的。MAC 单元 执行中的重要操作 很多的数字信号处理 (DSP) 的应用程序。乘数被设计使用改性的华莱士乘数 和加法器通过进位保留加法器。
    2022-12-14 18:00:02下载
    积分:1
  • AD_FIFO
    简单的Verilog程序,针对音频实验板的AD到DA调通试验,下载执行前请按照自己试验环境更改设置(Simple Verilog program for test the AD to DA loop of universal audio test platform. Please configure it according to the test environment before download and implement the program to FPGA)
    2013-01-26 00:47:37下载
    积分:1
  • IIC驱动 verilog
    IIC驱动 verilog代码 !!!!!!!!!!!!! 开发板测试正常!!!!!!!!!!!!!!!!!
    2023-05-23 02:30:03下载
    积分:1
  • Project12112011
    Program for Code Gerneration
    2011-11-13 19:14:08下载
    积分:1
  • 696516资源总数
  • 106642会员总数
  • 12今日下载