登录
首页 » Verilog » 序列检测器的实现采用Verilog HDL模拟使用ModelSim

序列检测器的实现采用Verilog HDL模拟使用ModelSim

于 2023-01-19 发布 文件大小:215.02 kB
0 134
下载积分: 2 下载次数: 1

代码说明:

序列检测器的实现采用Verilog HDL模拟使用ModelSim

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • FPGA ‘for’ 循环
    Verilog 语言编写的for循环,用来验证在FPGA中是否能想在C中那样编写for循环,结果证明虽然仿真可以得到正确的结果,但是在真正的工程中进行编译时耗时24小时都没完成,所以选择其他的方法进行循环操作,毕竟FPGA是并行的,而C中是串行的思想。
    2022-06-19 04:55:07下载
    积分:1
  • FPGA-Labview
    Design FPGA in Labview
    2015-05-27 23:39:27下载
    积分:1
  • 单个led闪烁
    2022-02-14 19:44:36下载
    积分:1
  • Fmc880511P
    可在FPGA上运行的8051 IP coore,是学习FPGA及SPOC的好资料。 (8051 IP coore, can be run on the FPGA is good information to learn FPGA and SPOC.)
    2012-06-11 18:59:13下载
    积分:1
  • FPGAVHDL
    vhdl例程代码大全,包含流水灯,数码管,AD,DA转换等(Guinness vhdl code routines, including water lights, digital, AD, DA conversion)
    2020-12-17 12:19:13下载
    积分:1
  • TrafficLight
    利用Verilog编写一个交通灯控制电路,能控制两条路上红、黄、绿灯的变化,并且显示等待时间(Using Verilog HDL to design a traffic light control circuit. It can control the change of red, yellow and green lights on two roads, and display the remaining waiting time.)
    2018-11-22 23:07:33下载
    积分:1
  • 自编同步串口收发,单端信号可实现板内,配合422或LVDS板间传输效果不错
    自编同步串口收发,单端信号可实现板内,配合422或LVDS板间传输效果不错内附pingpang缓存接受的例程,帮助快速构建代码,FIFO请根据器件生成或自编
    2022-11-19 12:40:04下载
    积分:1
  • BCD
    BCD码减法实现程序,非常完整,采用Verilog HDL语言实现。(BCD subtraction to achieve program code, very complete, using Verilog HDL language.)
    2010-08-04 16:43:26下载
    积分:1
  • 2bit_ecc
    基于BCH码的ECC纠错算法,可纠错2位错误码,供参考(Based on BCH code ECC error correction algorithm, two error codes can be corrected for reference.)
    2021-01-26 11:08:36下载
    积分:1
  • LED
    说明:  一个走马灯的程序,可以按照要求一个一个往后面按顺序点亮(A program for the lantern can be lit one by one according to the requirements.)
    2019-06-28 15:18:09下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载