-
divider
用VERILOG实现一个被除数为8位、除数为4位的高效除法器(With VERILOG implement a dividend for the 8-bit, 4-bit effective divisor divider)
- 2020-11-19 11:39:37下载
- 积分：1
-
频率计
说明： 1、能正确显示输入信号频率；
2、测量频率范围为1Hz ~ 999999Hz；
3、测量结果以十进制数字显示；
4、能测量幅值较小的信号频率；
5、有自动刷新输出数据的功能（如5s刷新一次）；
6、有自检模块（如产生100Hz的校准方波）；(1. It can correctly display the input signal frequency;
2. The frequency range of measurement is 1Hz ~ 99999hz;
3. The measurement results are displayed in decimal;
4. It can measure signal frequency with small amplitude;
5. It has the function of automatically refreshing the output data (e.g. once in 5S);
6. Self checking module (such as generating 100Hz calibration square wave);)
- 2020-03-28 16:37:56下载
- 积分：1
-
demo6-beep
说明： demo6 蜂鸣器实验
蜂鸣器演奏音乐(demo6 buzzer buzzer experiment playing music)
- 2020-12-27 22:59:02下载
- 积分：1
-
VerilogHDL_DC_Motor_control
采用Verilog HDL语言编写的直流电动机控制系统，主要完成直流电动机的速度控制，典型的三闭环(位置、转速和电流反馈)直流电机控制系统，对控制类相关的学习者价值很高(Using Verilog HDL language of the DC motor control system, mainly the completion of DC motor speed control, a typical three-loop (position, speed and current feedback) DC motor control system for control-type high-value related to the learner)
- 2008-01-10 23:34:29下载
- 积分：1
-
8 x 8 乘法器
8 x 8 华莱士树乘法器的设计。
乘数接受两个 8 位输入 （x 和 y） 和 16 位 multiplication(product) 的结果。
设计就是要为速度优化.：
我们被要求设计一个 8 × 8华莱士主要由半加法器和全加器的树型乘法器。所以，首先我们设计半加法器和全加法器。
我们需要 8 一半的设计加法器和 48 全加法器即总 56 加法器。因此，我们实例化半加器和全加器的计算每个部分的产品。参数优化的是速度。
- 2022-03-14 21:46:28下载
- 积分：1
-
AD_R
AD7685芯片采集程序，可以自行设置采样率，经检验可用。(The AD7685 chip collection procedures, available.)
- 2020-12-20 14:19:08下载
- 积分：1
-
Masseffect-3---Jane-Shepard
超級好用
25M~100HZ的除頻器
寫了好久 超級實用
歡迎下載(Super easy to 25M ~ 100HZ of divider wrote a long time super practical welcome to download)
- 2013-09-13 13:33:13下载
- 积分：1
-
Hamming_decoder-1
this program does something im not sure what but all i want is to get into the damn site thank you
- 2010-09-09 16:46:51下载
- 积分：1
-
fpga
FPGA代码，包含地址译码模块、16位锁存器、AD片选、死区及滤除窄脉冲、过流和短路保护、解除脉冲封锁模块、PWM模块、PWM选择
(FPGA code, including the address decoder module 16 latches, AD chip select, filter out the dead and narrow pulse, overcurrent and short circuit protection, lifting the blockade pulse module, PWM module, PWM selection)
- 2015-11-18 10:47:22下载
- 积分：1
-
sst3201读写程序HDL代码
实际应用的代码，实测未发现问题。内部模块划分清晰，使用quartus9.0软件编译，完整的工程。清晰的代码风格，方便读懂代码。
- 2022-03-31 18:39:13下载
- 积分：1
