-
laplace
Laplace可以应用于图像的锐化，根据其原理，对于Laplace后的图像同样可以进行边缘检测。(Laplace can be applied to image sharpening. According to its principle, edge detection can also be performed for images after Laplace.)
- 2020-07-15 18:28:50下载
- 积分：1
-
How to Connecting Xilinx FPGAs to the Philips
How to Connecting Xilinx FPGAs to the Philips
- 2022-08-14 17:50:57下载
- 积分：1
-
ConvolutionWithViterbiDecoding
QPSK调制下的（5,7）卷积码的编码和维特比译码与BPSK调制下（5,7）卷积码的编码和维特比译码的BER特性(QPSK modulation under (5,7) convolutional code encoding and Viterbi decoding and BPSK modulation (5,7) convolutional code encoding and Viterbi BER characteristic)
- 2020-12-12 20:09:15下载
- 积分：1
-
VHDL 的想法
此代码包含非常有趣实现想法加密使用 vhdl 语言使用 Xilinx 的工具 ！希望你可以自定义和使用供您自己个人使用的这份工作 ！住宿已连接并且放松的感觉，要问的问题
- 2022-01-24 12:36:17下载
- 积分：1
-
VHDL 与数字电路设计程序参考书所有程序 1
VHDL 与数字电路设计程序参考书所有程序 1-VHDL and digital circuit design process all the procedures a reference book
- 2022-05-05 06:43:48下载
- 积分：1
-
DIGITAL-PID
Use verilog language design DIGITAL-PID source
- 2016-12-26 09:41:15下载
- 积分：1
-
LZRW1 VHDL语言，有有下
lzrw1算法,VHDL语言，不带TB。模块验证，自己写TB文件
- 2023-05-21 19:15:03下载
- 积分：1
-
rs(31-19)
本源代码是RS（31,19）编码器的顶端实现程序和测试程序，此程序可以验证编码器工作与否。此代码，已在ModelSim验证通过。并附上测试时所产生的结果图像。(Source code is RS (31,19) encoder to achieve the top programs and testing procedures, this program can verify the encoder to work or not. This code has been verified in ModelSim. Together with the result when the test images.)
- 2011-05-25 20:59:37下载
- 积分：1
-
clock_smg
自己做的数码管显示的时钟 一个非常简单的FPGA时钟 用累加做的(To do their own digital display clock of the FPGA clock is a very simple to do with the cumulative)
- 2011-09-27 21:07:54下载
- 积分：1
-
vhdl.9up
have a good documenty
- 2010-04-15 14:26:07下载
- 积分：1
