登录
首页 » VHDL » 用CPLD驱动扬声器实现音乐的播放,程序是用VERILOG写的,

用CPLD驱动扬声器实现音乐的播放,程序是用VERILOG写的,

于 2022-03-20 发布 文件大小:256.25 kB
0 57
下载积分: 2 下载次数: 1

代码说明:

用CPLD驱动扬声器实现音乐的播放,程序是用VERILOG写的,-CPLD driver speakers with music player, the program is written in VERILOG,

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 文章论述如何将向modelsim中添加仿真库,包括添加xilinx,altera,actel公司的仿真库的方法...
    文章论述如何将向modelsim中添加仿真库,包括添加xilinx,altera,actel公司的仿真库的方法-Article on how to add ModelSim simulation library, including the add xilinx, altera, actel the company
    2022-02-13 01:04:22下载
    积分:1
  • or1200.tar
    OpenRISC 1200 cpu with integrated patches to support ORPSOC and FuseSOC builders
    2014-12-20 04:40:23下载
    积分:1
  • DE2_SD_Card_Audio
    FPGA开发,DE2开发板上实现,从SD卡读出MP3文件并播放,(即是开发一个简单的MP3播放器)(FPGA development, DE2 development board realize, from the SD card to read out and play MP3 files, (that is, the development of a simple MP3 player))
    2020-11-28 21:49:28下载
    积分:1
  • ep2c5 实现 段寄存器,实验一 verilog语言,quartus 2 仿真
    ep2c5 实现 段寄存器,实验一 verilog语言,quartus 2 仿真-Register ep2c5 achieve above experiment a verilog language, quartus 2 Simulation
    2022-03-19 07:48:20下载
    积分:1
  • DE2_CCD_detect
    de2,altera fpga
    2011-04-14 11:14:32下载
    积分:1
  • 32位元浮点数加法器,用于以VHDL编写的32位元CPU
    32位元浮点数加法器,用于以VHDL编写的32位元CPU-32 bits floating-point Add
    2022-10-08 15:20:02下载
    积分:1
  • bandpass
    FIR有限冲击响应下带通滤波器的构建及滤波器仿真(通过matlab和simulink两种方法实现)(FIR finite impulse response bandpass filter and filter simulation (via two methods matlab and simulink))
    2013-03-13 18:32:07下载
    积分:1
  • 固定的点复杂 FFT
    固定的 128 点复杂 FFT 或 64/8/16 点
    2022-02-06 02:51:48下载
    积分:1
  • edk91i_mb_ref_guide
    embedded development kit 9.1 user guide
    2009-05-22 19:17:10下载
    积分:1
  • VHDL代码的程序去抖按钮
    应用背景当你按下一个按钮有一个反弹的效果,因为金属零件连接另一个按钮是不理想的,导致一个读错误的微控制器。如果我们有一个按钮,打开或关闭一个LED,如果我们不实施反弹跳过滤器(软件或硬件)将不准确的击键。有时apretará和LED不行动。关键技术软件解决方案是基于实现代码过滤按键最少x毫秒是不稳定的,所以我们知道什么是对的和别人接触是不考虑
    2022-01-27 13:53:13下载
    积分:1
  • 696522资源总数
  • 104031会员总数
  • 39今日下载