网站首页

Verilog HDL编写的总线功能模型，十分有用，需要的下载

于 2022-03-20 发布文件大小:1.97 kB

 0  141

下载积分: 2 下载次数: 1

我要下载

代码说明：

Verilog HDL编写的总线功能模型，十分有用，需要的下载-Verilog HDL prepared by the bus functional model is useful, it needs to download

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

100个VHDL的例子
100个VHDL的例子-100 examples of VHDL

2022-06-15 19:10:07下载

积分：1
光栅尺的四细分和辩向电路，并具有计数器功能，利用Quartus综合，可以参考...
光栅尺的四细分和辩向电路，并具有计数器功能，利用Quartus综合，可以参考-Grating four segments and the dialectic to the circuit, and have counter functions, using Quartus integrated, can refer to

2022-04-20 02:09:46下载

积分：1
imports
displayport 参考设计，可以对比自己工程做验证，另有参考设计XAPP1178未找到，采用方案为DP159 + Artix7 FPGA(xilinx displayport sink design)

2021-01-11 16:58:50下载

积分：1
ds1302_seg7
使用Verilog完成DS1302的驱动，工程已经经过测试，可直接使用。(DS1302 using Verilog complete drive, the project has been tested and can be used directly.)

2014-12-10 15:27:48下载

积分：1
8051core-Verilog
用verilog在FPGA内部实现8051内核，超好、超难找的资料！共享出来！(Verilog FPGA internal 8051 core, super, super hard to find! Shared out!)

2020-06-28 22:00:02下载

积分：1
verilog程序设计教程，适合初学者。
verilog程序设计教程，适合初学者。-verilog programming tutorial for beginners.

2023-03-06 05:00:04下载

积分：1
jiecheng
利用Verilog语言中的函数调用实现阶乘运算的功能(Function calls use Verilog language implementation of the factorial function computing)

2016-05-16 21:01:23下载

积分：1
基于ALtera公司的若干款FPGA的调试经验，对初学者有重要价值
基于ALtera公司的若干款FPGA的调试经验，对初学者有重要价值-ALtera a number of sections based on the company" s FPGA debugging experience, great value for beginners

2022-05-19 11:30:26下载

积分：1
用NiosII实现的数字钟，经过本人测试运行正常，开发环境：QuartusII6.0和NiosII IDE6.0...
用NiosII实现的数字钟，经过本人测试运行正常，开发环境：QuartusII6.0和NiosII IDE6.0-NiosII achieved with digital clock, after I run the normal tests, development environment: QuartusII6.0 and NiosII IDE6.0

2023-04-12 03:05:04下载

积分：1
54948739-Digital-Signal-Processing-With-Field-Pro
I am in need of some codes of HDL

2014-02-10 22:18:48下载

积分：1

696516资源总数
106571会员总数
2今日下载

Verilog HDL编写的总线功能模型，十分有用，需要的下载

0 个回复

热门标签

热门下载