登录
首页 » VHDL » 基于DE2开发板的VGA显示模块,仅供大家参考

基于DE2开发板的VGA显示模块,仅供大家参考

于 2022-03-21 发布 文件大小:263.60 kB
0 120
下载积分: 2 下载次数: 1

代码说明:

基于DE2开发板的VGA显示模块,仅供大家参考-DE2 development board based on the VGA display module, for your reference

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Examples of VHDL language, including a variety of logic gate structure.
    vhdl 语言实例,包括各种逻辑门的构造。-Examples of VHDL language, including a variety of logic gate structure.
    2022-08-08 14:03:44下载
    积分:1
  • bitcount
    it will count the bit
    2010-03-13 23:53:26下载
    积分:1
  • QMD
    说明:  实现了QPSK的调制,使用了ise自带的dds的IP核(QPSK is modulated and the IP core of DDS is used in ise.)
    2019-05-05 15:37:58下载
    积分:1
  • 本文介绍了一个使用 VHDL 描述计数器的设计、综合、仿真的全过程,作为我这一段 时间自学 FPGA/CPLD 的总结,如果有什么不正确的地方,敬请各位不幸...
    本文介绍了一个使用 VHDL 描述计数器的设计、综合、仿真的全过程,作为我这一段 时间自学 FPGA/CPLD 的总结,如果有什么不正确的地方,敬请各位不幸看到这篇文章的 大侠们指正,在此表示感谢。当然,这是一个非常简单的时序逻辑电路实例,主要是详细 描述了一些软件的使用方法。文章中涉及的软件有Synplicity 公司出品的Synplify Pro 7.7.1; Altera 公司出品的 Quartus II 4.2;Mentor Graphics 公司出品的 ModelSim SE 6.0。 -This article describes a VHDL description of the use of counter design, synthesis, simulation of the entire process, this time as my self-FPGA/CPLD summary, if what has not the right place, please see this article that, unfortunately, the heroes They correct me, wish to express my gratitude. Of course, this is a very simple example of sequential logic circuit is mainly a detailed description of a number of software usage. Article involved in the software company has produced Synplicity
    2022-02-28 11:38:34下载
    积分:1
  • usb 硬件实现 请大家多多指教
    usb 硬件实现 请大家多多指教-usb hardware realize the exhibitions please everyone
    2022-01-28 13:02:47下载
    积分:1
  • 数字钟的实现 FPGA上运行 VHDL编写
    数字钟的实现 FPGA上运行 VHDL编写-Digital clock running on the FPGA to achieve the preparation of VHDL
    2023-08-20 09:25:06下载
    积分:1
  • 扩频通信的Verilog工程
    扩频通信的Verilog工程,对从事无线通信的工程人员有参考作用。(Spread spectrum communication Verilog project, engaged in wireless communications engineering staff reference.)
    2017-06-11 10:29:12下载
    积分:1
  • ditietickets
    利用VHDL语言实现地铁售票系统的设计。售票系统根据途经站数自动计算票价(Using VHDL language metro ticket system. Ticketing system automatically calculated according to the number of fares via station)
    2010-05-07 17:09:35下载
    积分:1
  • verilog-2-1-4
    卷积码(2,1,4)编解码的FPGA实现(Convolution code (2,1,4) decoding the FPGA implementation)
    2020-12-27 21:09:02下载
    积分:1
  • 基于MAX2运用Quartus实现串口通信
    基于MAX2运用Quartus实现串口通信-MAX2-based use of Quartus Serial Communication
    2022-04-09 03:43:20下载
    积分:1
  • 696518资源总数
  • 105895会员总数
  • 18今日下载