登录
首页 » VHDL » Altera公司的NIOSⅡ处理器,VHDL语言编译,然后在C语言下的nios……

Altera公司的NIOSⅡ处理器,VHDL语言编译,然后在C语言下的nios……

于 2022-03-21 发布 文件大小:34.08 kB
0 124
下载积分: 2 下载次数: 1

代码说明:

ALTERA NIOS处理器,VHDL语言在QUARTUS编译通过,然后有C语言在NIOS SHELL下驱动,实验音频解码-Altera NIOS processor, the QUARTUS VHDL compiler, then the C language under NIOS SHELL-driven, experimental audio decoder

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 里德所罗门编码器的VHDL
    应用背景里德所罗门码–纠错码是由欧文·里德所罗门和古斯塔夫1960介绍了一个重要的群体。他们有很多重要的应用,其中最突出的包括消费者的技术,如CD,DVD,蓝光光盘,QR码,数据传输技术,如DSL和WiMAX,广播系统等作为dvband ATSC和存储系统,如RAID 6。它们也被用于卫星通信。关键技术数据存储苇编码在海量存储系统中应用非常广泛,以纠正与媒体缺陷相关的突发错误。苇编码是光盘的重要组成部分。这是强大的纠错编码在大规模生产的消费产品第一次使用,和DAT和dvduse类似的计划。在CD,两层芦苇–所罗门编码由28路卷积交织器产生一个方案称为交叉交错里德所罗门编码–分离(保监会)。一个保监会解码的第一个元素是一个相对薄弱的内部(32,28里德所罗门码–),缩短了从(255251)8位符号代码。该代码可以正确的高达2字节的错误,每32字节块。更重要的是,它的旗帜为擦除任何不可恢复的块,即,超过2字节的错误块。解码后的28字节的块,与擦除指示,然后由交织器对不同的块(28,24)外码。多亏了分选,擦除28字节的块内的代码从成为一个单独的擦除字节在28个外层代码块。外码很容易纠正,因为它可以处理多达4每块擦除。其结果是一个中国保监会,可以完全正确的错误爆发高达4000位,或约2.5毫米的光盘表面。此代码是如此的强烈,大多数CD播放错误几乎肯定是由跟踪误差,使激光器跳轨道引起的,不是由纠正突发错误。[ 2 ]DVD使用类似的方案,但更大的一块,(208192)内的代码,和(182172)外码。里德所罗门–纠错也用于parchive文件通常贴附在Usenet多媒体文件。分布式在线存储servicewuala还利用里德所罗门–分手时的文件。
    2022-05-27 04:28:58下载
    积分:1
  • c_xapp260
    xilinx应用指南xapp260的中文翻译版本。利用 Xilinx FPGA 和存储器接口生成器简化存储器接口。本白皮书讨论各种存储器接口控制器设计所面临的挑战和 Xilinx 的解决方案,同时也说明如何使用 Xilinx软件工具和经过硬件验证的参考设计来为您自己的应用(从低成本的 DDR SDRAM 应用到像 667 Mb/sDDR2 SDRAM 这样的更高性能接口)设计完整的存储器接口解决方案。(The use of Xilinx FPGA and Memory Interface Generator to simplify memory interface. This white paper discusses the various memory interface controller design challenges facing Warfare and Xilinx solutions, but also explains how to use Xilinx Software tools and hardware-proven reference designs to be for your own With (from low-cost DDR SDRAM applications to such as 667 Mb/s This higher performance DDR2 SDRAM interface) design a complete deposit Storage device interface solution.)
    2009-11-03 10:01:20下载
    积分:1
  • basys3_timing
    基于Basys3的数字钟实例,主要用于Basys3、vivado开发环境入门。源码使用VerilogHDL(Based on digital clock instance Basys3, mainly for Basys3, vivado development environment started. Use Code VerilogHDL)
    2016-03-06 11:08:18下载
    积分:1
  • rough22
    采用倍频及1/3、1/12倍频绘制的路面不平度频谱图(自编)(Using octave and 1/3, 1/12 octave drawn road roughness spectrum (self))
    2013-09-10 16:50:13下载
    积分:1
  • squareLoop
    利用平方环法提取同步载波的FPGA实现的仿真(FPGA implementation of synchronous carrier extraction using square loop method)
    2021-01-11 17:18:49下载
    积分:1
  • vhdl,双向移位寄存器,实现置数,左移及右移操作
    vhdl,双向移位寄存器,实现置数,左移及右移操作-vhdl, bi-directional shift register to achieve set the number of left and right shift operation
    2022-07-14 16:53:32下载
    积分:1
  • sram
    FPGA控制SRAM读写时序源码,代码桂发,新手一看就懂(FPGA control SRAM write timing source code Guifa novice understand at a glance)
    2020-06-30 03:00:01下载
    积分:1
  • RS232
    基于VHDL的RS232通讯程序,包含完整的源代码,锁脚文件以及下载文件,可直接下载使用(VHDL based on the RS232 communication procedures, including complete source code, locking pin, as well as download files documents can be directly downloaded using)
    2008-07-27 13:19:28下载
    积分:1
  • fpga_2014_flappy_bird
    用VHDL语言写了个FLAPPY_BIRD的程序,利用板子与屏幕可以运行游戏(VHDL language to write a program FLAPPY_BIRD by the board and the screen can run the game)
    2020-11-06 09:59:49下载
    积分:1
  • Vhdl_testbench
    vhdl 的testbench编写教程,英文ppt以及源码工程(Write tutorials, as well as English ppt Source of engineering vhdl testbench)
    2016-08-29 10:09:05下载
    积分:1
  • 696518资源总数
  • 105885会员总数
  • 31今日下载