-
JSFP
奇数分频-此程序对输入频率sysclk有奇数（X）分频的功能(Odd frequency- this program has an odd number of input frequency sysclk (X) frequency function)
- 2011-08-01 12:37:42下载
- 积分：1
-
Decoder_CC_P
Convolotional Decoding Based on Viterbi Algorithm
- 2021-05-13 16:30:02下载
- 积分：1
-
fir-filter
11阶fir数字滤波器的verilog程序设计，线性相位，系数量化处理(11 order of fir digital filter verilog programming, linear phase, the coefficient quantization)
- 2012-03-05 10:33:03下载
- 积分：1
-
锁相环LMX2531的verilog配置程序
本源码采用verilog程序编写，用于配置锁相环LMX2531的寄存器，输出频率为1 GHz，寄存器的值已经经过验证，时钟输出频率没有问题，采用三段式状态机编写，顺带配置了一个AD器件，请读者选择重点参考。
- 2022-03-10 02:21:50下载
- 积分：1
-
axi_spi_master
arm的axi接口转spi接口master源代码，已经使用过，带注释，
- 2022-03-23 04:14:36下载
- 积分：1
-
UART_TX
说明： fpga串口的接收程序基于verilog语言拿走不用谢。(The receiving program of FPGA serial port is based on Verilog language.)
- 2020-06-18 03:20:02下载
- 积分：1
-
verilog HDL语言的综合实验
BM1拨上实现流水灯功能（用LED灯显示）
BM2拨上实现ADC0804功能（用数码管显示）
BM3拨上实现TLC5620功能（用数码管显示）
BM4拨上实现点阵功能（用16*16点阵显示“欢”）
BM5拨上实现LCD1602功能（用1602液晶显示“学号”（第1行），“姓名（拼音）（第2行）
BM6拨上实现频率计功能（用数码管显示频率值）
- 2022-12-11 15:55:05下载
- 积分：1
-
IDT7005
双端口静态RAM的VHDL程序，具体芯片型号为IDT7005(DUAL-PORT
STATIC RAM)
- 2014-04-03 11:40:53下载
- 积分：1
-
流水线的 FFT/IFFT 64 点处理器
64 - 点基数8 FFT。
正向和反向FFT。
流水线型模式操作中，每个结果被输出在一个时钟周期内，从潜延迟
输入到输出等于163个时钟周期，同时装载/卸载的支持。
输入数据，输出数据，与系数宽度参数化的范围为8〜16。
两个和三个数据缓冲器被选中。
FFT的10位数据和系数宽度计算赛灵思FPGA XC4SX25-12在
250MHz的时钟周期，并在Xilinx FPGA的XC5SX25-12以300MHz的时钟周期，
分别。
FFT单元为10位的数据和系数，和2个数据缓冲器占用1513 CLB切片，4-
DSP48模块，并在Xilinx公司X2,5千比特的RAM
C4SX25 FPGA和700的CLB切片4DSP48E块，并在Xilinx公司XC5SX25 FPGA2,5千比特的RAM，数据缓冲器是
在
- 2023-07-23 01:10:04下载
- 积分：1
-
无线通信FPGA设计的例程源码
本书以Xilinx公司的FPGA开发平台为基础，综合FPGA和无线通信技术两个方向，通过大量的FPGA开发实例，较为详尽地描述了无线通信中常用模块的原理和实现流程。全书共有13章。第1章介绍无线通信的背景知识；第2～4章简要讲述FPGA开发技术的原理、Verilog HDL语言及相应软件开发平台的使用方法；第5～12章较为详细地介绍数字处理的硬件开发基础，以及无线通信系统各个模块的原理与FPGA实现；第13章引导读者完成WCDMA系统部分关键技术的FPGA实现，以提高读者的工程开发能力。
- 2022-03-18 09:09:09下载
- 积分：1
