登录
首页 » Verilog » 32位浮点数乘法

32位浮点数乘法

于 2022-05-20 发布 文件大小:1.41 kB
0 144
下载积分: 2 下载次数: 1

代码说明:

32位浮点数乘法指令,在quareus13.0平台下编译,在modesim仿真数据正确

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 全功能I2C接口
    软件操作I2C的过程如下: 1)      配置要控制器输出的字节内容(地址0xC0~0xD5)。如写命令:{7位地址+RW位}{命令字}{长度(LGTH)}{命令数据}{check}。注意,40G光模块要求的最后校验字节需要软件计算好。 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2022-11-14 23:20:03下载
    积分:1
  • 多周期cpu实现 计算机组成
    多周期CPU源代码 verilog 自己写的 有仿真 实现了22条指令 比较完善 计算机组成课上的作业 没有根据实验书写,是自己实现的,代码稍微繁杂
    2022-01-26 08:28:39下载
    积分:1
  • verilog-PS2-Keyboard
    veirlog编写的PS2键盘通讯程序, 并有PS2接口的相关说明, Quartus II 8.1工程文件(veirlog written communication procedures PS2 keyboard, and a PS2 interface instructions, Quartus II 8.1 project file)
    2010-11-16 16:39:56下载
    积分:1
  • ml50x_schematics
    xilinx公司的virtex-5开发板原理图 需要的可以下载看一下 希望对你有帮助(xilinx company virtex-5 development board schematics can download look you want to help)
    2012-09-12 08:49:31下载
    积分:1
  • weitongbu
    基于fpga的位同步信号提取仿真 使用vhdl语言 quartus(To use vhdl language quartus fpga bit synchronization signal extraction-based simulation)
    2020-12-29 17:29:00下载
    积分:1
  • newViterbi217
    基于IEEE802.11n标准,采用verilog语言设计的(2,1,7)卷积码viterbi译码器,支持1/2,2/3,3/4,5/6四种码率的译码,以测试无误(IEEE802.11n standard Verilog language design (2,1,7) convolutional code viterbi decoder support 1/2, 2/3, 3/4, 5/6 four bit rate decoding to test and correct)
    2020-06-29 08:40:01下载
    积分:1
  • 编码器-使用if else 语句
    编码器 编码器是设备、 电路、 传感器、 软件程序、 算法或人 thatconverts 信息从一个格式或代码到另一个,为标准化、 速度、 保密、 安全、 或通过收缩大小节省空间的目的。 简单的编码器 一种简单的编码器电路可以接收单个活动输入 2 n 输入的行上生成二进制代码 n 并行输出线。 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报 打分 发表评论 暂无评论
    2023-06-02 12:00:04下载
    积分:1
  • vhdl
    vhdl code for internet interface
    2014-12-04 04:58:04下载
    积分:1
  • LS165
    LS165移位寄存器的verilog语言编写(The writing of the Verilog language of LS165 shift register)
    2020-11-22 22:59:34下载
    积分:1
  • VGAtuxiangxianshi
    用FPGA实现 VGA显示的图像显示控制器设计 用VHDL实现 硬件实现是屏幕上面出现彩色条纹(VGA display with FPGA image display controller design Using VHDL hardware implementation is colored stripes appear above the screen)
    2014-05-19 14:07:57下载
    积分:1
  • 696516资源总数
  • 106641会员总数
  • 4今日下载