登录
首页 » VHDL » altera fpga verilog 设计的基于查找表的DCT程序及zigzag扫描程序,已经过matlab 和modelsim 验证,文件中包含TEST...

altera fpga verilog 设计的基于查找表的DCT程序及zigzag扫描程序,已经过matlab 和modelsim 验证,文件中包含TEST...

于 2022-05-31 发布 文件大小:14.69 MB
0 149
下载积分: 2 下载次数: 1

代码说明:

altera fpga verilog 设计的基于查找表的DCT程序及zigzag扫描程序,已经过matlab 和modelsim 验证,文件中包含TESTBENCH ,直接可用-altera fpga verilog design table DCT-based search procedures and zigzag scanning procedures, and ModelSim matlab has been verified, the document contains TESTBENCH, directly available

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • filter-design
    MBD-FPGA数字滤波器设计基本流程,基于DSP builder(MBD-FPGA basic process of digital filter design)
    2020-12-02 20:39:26下载
    积分:1
  • ALTERA_FPGA_SDRAM
    使用ALTERA的FPGA控制SDRAM的verilog程序(Use ALTERA s FPGA to control SDRAM s verilog program)
    2017-03-30 00:31:53下载
    积分:1
  • 分频程序
    原理图和程序,都已经调试好了!可以直接使用!
    2022-01-22 07:46:55下载
    积分:1
  • FPGA_GFP
    基于FPGA的GFP(通用成帧协议)封装数据成帧的实现。(FPGA-based GFP (Generic Framing Protocol) encapsulated data Framing realized.)
    2007-07-20 15:07:59下载
    积分:1
  • quartus-mult
    mult,在quartusII中,以模块输入形式,仿真乘法器mult,得到时序图和功能图(a simulation example of mult)
    2012-10-17 14:22:11下载
    积分:1
  • digital_piano-VHDL
    使用VHDL编写数字蜂鸣器音乐,整个项目文件,可直接使用 (Use VHDL to write 1602led driver, the entire project file, and can be used directly.)
    2020-12-27 22:49:03下载
    积分:1
  • 本设计可直接用作时钟计数器
    本设计可直接用作时钟计数器,同时有调时,定时功能。 Led[3:0]显示秒钟的变化情况。 func用作计时,调时,定时功能转换。 Ledarrive用于提示计时时间已到。 change可使秒钟在数码管显示。 plus键在调时计时时使时钟加一。 shift用于调时计时时分计时与时计时的调整转换。
    2022-12-28 21:25:04下载
    积分:1
  • fht_latest.tar
    FAST HADAMARD TRANSFORM VERILOG FOR IMAGE PROCESSING
    2013-08-19 13:47:40下载
    积分:1
  • 使用vhdl实现的1024点的FFT算法
    使用vhdl实现的1024点的FFT算法-Using vhdl implementation of the 1024-point FFT algorithm
    2022-01-30 20:38:46下载
    积分:1
  • part1
    Altera DE2 开发板试验2 第1部分VHDL答案(Altera DE2 Lab2 part1 VHDL answer)
    2011-11-17 19:02:19下载
    积分:1
  • 696516资源总数
  • 106409会员总数
  • 8今日下载