登录
首页 » VHDL » procedures in the report, with QuartusII operations, the attention to word from...

procedures in the report, with QuartusII operations, the attention to word from...

于 2022-03-22 发布 文件大小:259.43 kB
0 124
下载积分: 2 下载次数: 1

代码说明:

程序在报告中,要 用QuartusII运行,注意从word到运行环境中,可能有个别符号不兼容,重新在运行环境中输入那些符号就可以了-procedures in the report, with QuartusII operations, the attention to word from the operating environment, Some individual symbols are not compatible, the operating environment to re-enter those symbols on the

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • AD9957
    ad9957的资料,内含有命令字生成器,适合使用该芯片的开发人员(ad9957 data, contains the command word generator for developers using the chip)
    2011-10-27 22:06:55下载
    积分:1
  • source
    说明:  altera fpga 实现fft,用fft IP核,有matlab仿真代码(Altera FPGA implementation of FFT, FFT IP core, matlab simulation code)
    2020-12-18 20:29:11下载
    积分:1
  • A VHDL source code for testing the digits and the switches on a spartan 3 basys...
    A VHDL source code for testing the digits and the switches on a spartan 3 basys board
    2023-06-18 08:35:04下载
    积分:1
  • vhdl N
    vhdl N-0.5分频方法设计,可以输入任意数值N,即分得到N-0.5的频率。-vhdl N- 0.5-frequency method, we can input arbitrary numerical N, namely, to be N- 0.5 frequencies.
    2022-01-31 02:10:11下载
    积分:1
  • avnet_edk12_4_xbd_files
    安富利SP605开发板ISE12.4版本的XBD文件,里面包括了开发板所有的接口,包括硬件和软件设计(Avnet SP605 development board ISE12.4 version XBD file, which includes the development board all interfaces, including hardware and software design)
    2014-04-20 21:56:05下载
    积分:1
  • systolic
    实现QR_RLS算法,基于fpga 的非线性功放的dpd实现(realize QR_RLS)
    2012-02-24 10:07:34下载
    积分:1
  • emifa_ram
    FPGA与DSP的EMIF通信,EMIF的RAM这方面相应的程序(FPGA and DSP EMIF communication)
    2020-12-01 15:49:26下载
    积分:1
  • Verilog_HDLjiaocheng
    Verilog HDL教程 什么是Verilog HDL? Verilog HDL 硬件描述语言(What is a Verilog HDL tutorials Verilog HDL? Verilog HDL hardware description language)
    2009-06-15 21:44:11下载
    积分:1
  • 北邮数电实验代码
    实验一:QuartusⅡ原理图输入法设计与实现一:实验要求    ①:用逻辑门设计实现一个半加器,仿真验证其功能,并生成新         的半加器图形模块单元。    ②:用实验一生成的半加器模块和逻辑门设计实现一个全加器,仿真验证其功能,并下载到实验板测试,要求用拨码开关设定输入信号,发光二极管显示输出信号。    ③:用3线—8线译码器和逻辑门设计实现函数F,仿真验证其功能,下载到实验板测试。要求用拨码开关 设定输入信号,发光二极管显示输出信号。二:报告内容
    2022-01-29 00:01:12下载
    积分:1
  • altera de2 sd 卡源程序。调试成功的
    altera de2 sd 卡源程序。调试成功的-altera de2 sd card source. Debugging success
    2022-06-20 23:18:53下载
    积分:1
  • 696518资源总数
  • 106161会员总数
  • 5今日下载