网站首页

procedures in the report, with QuartusII operations, the attention to word from...

于 2022-03-22 发布文件大小:259.43 kB

 0  117

下载积分: 2 下载次数: 1

我要下载

代码说明：

程序在报告中，要　用QuartusII运行，注意从word到运行环境中，可能有个别符号不兼容，重新在运行环境中输入那些符号就可以了-procedures in the report, with QuartusII operations, the attention to word from the operating environment, Some individual symbols are not compatible, the operating environment to re-enter those symbols on the

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

alu
说明：用Verilog编写的简单的运算单元（ALU），可实现加、减、与、或、异或、非、左、右移等功能(Verilog prepared with simple arithmetic unit (ALU), can be add, subtract, and, or, exclusive-OR, non-, left, and other functions shifted to right)

2009-07-28 16:20:52下载

积分：1
8b10b Verilog
8bit/10bit编码Verilog实现(8bit/10bit Verilog Code)

2018-09-18 10:29:44下载

积分：1
SPI_test
用FPGA于32进行SPI单向通信，FPGA向32放松发送数据(One-way SPI communication is carried out in 32 with FPGA, and data is sent to 32 with ease by FPGA.)

2020-06-18 10:40:02下载

积分：1
UART的源（格版）
UART 源码 (lattice version)-UART source (lattice version)

2022-10-19 10:25:04下载

积分：1
G.hnMAC层功能代码MPDU ASSEMBLER
G.hnMAC层功能代码，实现了MPDU的资源调度(G.gn MAC codeG.gn MAC codeG.gn MAC code)

2011-05-18 11:23:08下载

积分：1
IC设计流程和设计方法
IC的设计可以分为两个部分，分别为：前端设计（也称逻辑设计）和后端设计（也称物理设计），这两个部分并没有统一严格的界限，凡涉及到与工艺有关的设计可称为后端设计。(The design of IC can be divided into two parts: front-end design (also called logic design) and back-end design (also known as physical design). These two parts do not have a uniform and strict boundary, and the design related to process can be called back-end design.)

2020-07-01 23:00:02下载

积分：1
MIPS32 的 ALU 设计
这是 MIPS32 设计的一部分，它是面向 FPGA。它已经过测试与系统的 verilog，通过所有考试。它实现了几个 instrucctions。和它是河津 fot 计时员。它 implemets 逻辑和 aritmetics instruccions，它已被写入 VHDL 中。

2022-11-21 20:05:03下载

积分：1
jiaotongdeng
交通灯控制系统VHDL源码，用VHDL语言、MAXPLUS2环境设计实现(VHDL core)

2009-03-05 20:01:07下载

积分：1
i2c-configure-SAA7113
i2c配置SAA7113，非常有用的程序，做视频采集类必看(i2c configure SAA7113)

2013-12-25 16:37:37下载

积分：1
Verilog HDL for Half Adder, Full Subtractor, Half Subtractor and 2x4 decoder.
Verilog HDL for Half Adder, Full Subtractor, Half Subtractor and 2x4 decoder.

2022-07-06 17:29:44下载

积分：1

696518资源总数
105895会员总数
18今日下载

procedures in the report, with QuartusII operations, the attention to word from...

0 个回复

热门标签

热门下载