登录
首页 » VHDL » 并行通信代码(调试通过)

并行通信代码(调试通过)

于 2022-05-20 发布 文件大小:1.66 kB
0 109
下载积分: 2 下载次数: 1

代码说明:

并口通讯代码 并口通讯代码(调试通过) --该代码目前能实现单个字节的收发-Parallel communications code (debugging through)-- The code can now achieve a single byte of Transceivers

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • rs485_uart
    说明:  fpga的RS485代码,非常容易,适合学习(the code of rs485 in fpga, very easy,suitable for learning)
    2019-07-11 14:24:54下载
    积分:1
  • WCDMA_DPD
    WCDMA数字直放站中数字预失真研究及其FPGA实现(WCDMA Digital Repeater digital pre-distortion and its FPGA implementation)
    2011-10-16 19:24:50下载
    积分:1
  • CORDIC 代码
    说明:  Xilinx CORDIC 算法 MATLAB Verilog仿真(arctan.m Kn.m sin_cos.m MATLAB Verilog)
    2019-03-27 09:53:35下载
    积分:1
  • 有关verilog的硬件实现VGA设计的代码。
    有关verilog的硬件实现VGA设计的代码。-On the Verilog hardware design realize VGA code.
    2022-07-17 09:16:28下载
    积分:1
  • fir
    vhdl code for fir filter
    2011-02-18 11:51:26下载
    积分:1
  • ICAP_FPGA_Multiboot
    在xilinx的ml507板子上用的ICAP功能 配置存储器 这里边包含了控制程序 以及配置ICAP寄存器的程序 就是完整的通过串口控制FPGA多重配置的程序 用verilog实现的(how to configure the ICAP)
    2021-03-05 15:49:31下载
    积分:1
  • 加扰器解扰器设计
    加扰器解扰器设计,组合逻辑电路可以选用下述不同的逻辑类型来实现:互补CMOS结构、有比电路、差 分共源-共栅电压开关逻辑(DCVSL),传输门逻辑、互补传输晶体管逻辑(CPL)或动态电 路结构,也可以是以上不同类型结构的混合。(Scrambler/ descrambler design)
    2018-08-29 10:52:46下载
    积分:1
  • Verilog编写的简单异步串口 完全原创,站长请查看内容
    Verilog编写的简单异步串口 完全原创,站长请查看内容-Verilog prepared by the simple asynchronous serial completely original, the station can be accessed content
    2022-12-27 19:05:04下载
    积分:1
  • 用VHDL语言编写的实现8位数据的并串转换,可下载在FPGA中
    用VHDL语言编写的实现8位数据的并串转换,可下载在FPGA中-VHDL language with the realization of an 8-bit data, and the string conversion, can be downloaded in the FPGA in
    2022-04-15 10:43:06下载
    积分:1
  • font6x8
    Fonts for LCD 162x64 (6x8)
    2012-09-05 07:06:05下载
    积分:1
  • 696518资源总数
  • 106164会员总数
  • 18今日下载