登录
首页 » VHDL » 并行通信代码(调试通过)

并行通信代码(调试通过)

于 2022-05-20 发布 文件大小:1.66 kB
0 102
下载积分: 2 下载次数: 1

代码说明:

并口通讯代码 并口通讯代码(调试通过) --该代码目前能实现单个字节的收发-Parallel communications code (debugging through)-- The code can now achieve a single byte of Transceivers

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 4 位纹波计数器
    用 vhdl 语言实现,上下计数器使用边缘触发一个 4 位纹波计数器。积极的边沿触发。 包含的所有文件。试验台架波形。针对采用赛灵思文件
    2022-03-29 03:48:56下载
    积分:1
  • 黄金时段介绍STA
    PrimeTime Intro to STA -PrimeTime Intro to STA
    2022-12-10 13:05:05下载
    积分:1
  • SZ-VHDL
    系统数字逻辑电路设计方法以及示例的介绍,分析较好,有价值(System digital logic circuit design methods and introduce examples, analyze good and valuable)
    2014-03-30 08:34:05下载
    积分:1
  • DE2_115_TV
    这个代码主要实现了基于VHDL的关于TV方面的功能。(This code is the main achievement of the VHDL about aspects of the function based on TV.)
    2013-03-06 21:49:22下载
    积分:1
  • 4
    说明:  通过监测工作状态实现带有IIC通讯功能的数据发送接收(to implement the sending and receiving data function of iic communication )
    2013-09-29 09:51:55下载
    积分:1
  • CodedLOCK
    基于FPGA的电子密码锁设计与实现,语言是VHDL语言,有注释(FPGA-based design and implementation of electronic locks, language is VHDL language, annotated)
    2013-08-27 21:37:06下载
    积分:1
  • EP3C16_Nios_MMA7455
    实现基于NIOS的 EP3C16与加速度传感器NMA7455的IIC基本通信(Realization of based on NIOS EP3C16 and acceleration sensor NMA7455 IIC of basic communication )
    2013-01-29 13:22:50下载
    积分:1
  • 基于FPGA的vga显示
    实现基于FPGA的vga显示,亲测能编译得过,不同开发版应该要相应改动(PS: 不太了解)
    2022-08-09 04:41:39下载
    积分:1
  • daojishi
    用VHDL实现60秒倒计时的功能 倒计时为0时蜂鸣器持续响起(Continued sounded to achieve 60 seconds of the countdown function with VHDL countdown to the 0:00 buzzer)
    2021-05-07 07:28:36下载
    积分:1
  • uart
    Verilog UART is written in this file
    2013-04-16 12:34:05下载
    积分:1
  • 696518资源总数
  • 105895会员总数
  • 18今日下载