登录
首页 » Verilog » 并行进,串行出的verilog源代码

并行进,串行出的verilog源代码

于 2022-05-16 发布 文件大小:242.08 kB
0 55
下载积分: 2 下载次数: 1

代码说明:

此简化程序模拟并行进,串行出。在 Altera 开发板上成功实施。 在并行进,串行出的情况下,数据以串行方式接受,并且输出后一定数量的时钟周期。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Pc.v
    计算机中每一条机器指令的执行,都离不开程序计数器的正确执行,本程序实现程序计数器。(Computer implementation of each machine instruction, are inseparable from the correct implementation of the program counter, this program achieve the program counter.)
    2010-08-04 17:03:00下载
    积分:1
  • sb133
    Based on SVPWM three-level inverter matlab simulation, It describes the application of load forecasting, EULER numerical analysis method.
    2017-08-28 20:49:27下载
    积分:1
  • 小绿人请加油
    这里是由控制程序从ROM模块读取图片信息,然后写入VGA接口。里面包括6副16*16的图片信息,在屏幕上出现小绿人的动画
    2022-03-03 12:54:29下载
    积分:1
  • new
    说明:  vivado2017.4下的串口通信的Verilog源码,一次传输8位,包括发送模块,接受模块,顶层模块(Verilog source code for serial communication under vivado 2017.4, which transmits 8 bits at a time, including sending module, receiving module and top module)
    2020-06-22 20:20:01下载
    积分:1
  • LineBuffer
    此代码由 Altera 演示,并已对其进行修改(版权所有 ︰ Altera)
    2022-03-20 04:11:56下载
    积分:1
  • str
    these are verilg prgms
    2012-12-05 18:12:51下载
    积分:1
  • Asqare
    用fpga实现的连连看游戏,功能还不完善,不过可以借鉴。(Realize with FPGA Lianliankan game, function is not perfect, but can be used for reference.)
    2012-08-27 18:39:59下载
    积分:1
  • USB转RS232
    USB转RS232RSTTLRS485FT232+SP213串口的原理图AD画的(USB to RS232RSTTLRS485FT232+SP213 serial port schematic AD drawing)
    2020-07-01 04:20:02下载
    积分:1
  • verilog计数器
    verilog计数器,属于数字电子技术实验入门的资料。
    2023-05-18 05:25:04下载
    积分:1
  • 8b10b
    ALERA fpga 8B10B转换源码,用于实现8B转10B,10B转8B功能。(ALTERA fpga 8B10B conversion source, used to achieve 8B to 10B, 10B to 8B function)
    2020-09-13 02:07:59下载
    积分:1
  • 696522资源总数
  • 104031会员总数
  • 39今日下载