网站首页

FSM_test for textbanch in vhdl

于 2022-03-26 发布文件大小:1.21 kB

 0  121

下载积分: 2 下载次数: 1

我要下载

代码说明：

FSM_test for textbanch in vhdl-FSM_test

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

which I have recently bought a CPLD Development Board VHDL source code accompani...
这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,矩阵键盘,跑马灯,交通灯,数字时钟.-which I have recently bought a CPLD Development Board VHDL source code accompanied the development of the plate diagram, You hope to be a good help! which states : eight priority encoder, multipliers, multi-path selectors, BCD binary switch, adder, subtraction device, the simple state machine, four comparators, seven of the digital control, i2c bus, lcd LCD allocated code switches, serial port, the buzzer sounded, matrix keyboards, Bomadeng, traffic lights, Digital Clock.

2022-02-20 05:51:18下载

积分：1
Combination of shots, quartus2 with the ModelSim FBI put together a detailed ste...
结合截图，quartus2与ModelSim的联调的详细操作步凑，使初学者迅速上手-Combination of shots, quartus2 with the ModelSim FBI put together a detailed step-by-step operation, so that beginners get started quickly

2022-03-22 02:04:39下载

积分：1
VHDL语言，设计一个在DE2平台的8个七段数码管上循环显示HELLO的程序
VHDL语言，设计一个在DE2平台的8个七段数码管上循环显示HELL0的程序，采用按键控制循环的速度，慢速循环时间间隔为1S，快速循环时间间隔为200ms。(VHDL language, design a platform in the DE2 8 segment digital tube display HELL0 program cycle, the speed control loop using keys, slow cycle time interval for the 1S, fast cycle time interval is 200ms.)

2020-07-08 20:28:56下载

积分：1
VGA的实现
本代码是实现VGA的显示的，在quartus开发环境下能完整的实现VGA的彩色显示，彩色条纹，通过不同按键来实现不同的效果，对于初学者有很大的帮助。

2022-02-16 10:18:55下载

积分：1
WigglerJTAG
Wiggler Clone .JTAG Schematic and PCB in Altium Designer Format

2009-07-17 19:27:27下载

积分：1
I2S_2
that file is different I2S example

2014-11-27 06:39:52下载

积分：1
Tempe_deteV2.1
说明： FPGA接收串口UART发来的指令设定温度报警值，实时采集DS18B20温度传感器并显示，带报警功能(FPGA receives the instruction from UART, sets the temperature alarm value, collects and displays DS18B20 temperature sensor in real time, with alarm function)

2021-04-13 13:28:56下载

积分：1
CORDIC 代码
Xilinx CORDIC 算法 MATLAB Verilog仿真(arctan.m Kn.m sin_cos.m MATLAB Verilog)

2019-03-27 09:53:35下载

积分：1
抢答器仿真
本文件包括整个基于QuartusII实现的抢答器模块，其下包括各个分模块，实现效果较不错。

2022-08-10 14:21:30下载

积分：1
VHDL实现 8051 CPU核 Oregano Systems 8
VHDL实现 8051 CPU核 Oregano Systems 8-bit Microcontroller IP-Core-VHDL 8051 CPU nuclear Oregano Systems 8-bit Mic rocontroller IP-Core

2022-01-21 00:52:30下载

积分：1

696518资源总数
105547会员总数
4今日下载

FSM_test for textbanch in vhdl

0 个回复

热门标签

热门下载