登录
首页 » VHDL » 24秒倒计时系统(有跑马灯) 利用CPLD

24秒倒计时系统(有跑马灯) 利用CPLD

于 2022-03-26 发布 文件大小:284.75 kB
0 136
下载积分: 2 下载次数: 1

代码说明:

24秒倒计时系统(有跑马灯) 利用CPLD-24 seconds remaining systems (5,250) using CPLD

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • xa880
    Join repetitive control, Very convenient to use, Iterative self-organizing data analysis.
    2017-07-30 23:02:42下载
    积分:1
  • vhdlsource
    用verilog hdl编写的一些例程,包括加法器/减法器等等,例子较多就不一一列举了(Verilog hdl prepared with some routines, including the adder/subtraction, etc., for example, more is not to enumerate the)
    2007-11-30 15:56:27下载
    积分:1
  • altera详细使用配置手册,有一定的参考价值,写的比较详细
    altera详细使用配置手册,有一定的参考价值,写的比较详细-altera in detail the use of manual configuration, has a certain reference value, a more detailed written
    2022-03-20 13:35:35下载
    积分:1
  • The_Ten_Commands_of_Excellent_Design
    介绍了FPGA设计的十大准则,对初学者很有用,对于工作多年的同志,也会有整理总结的好处(Describes the FPGA design of the top ten criteria are useful for beginners, for many years comrades, there will be finishing the benefits of the summary)
    2009-09-26 16:44:29下载
    积分:1
  • altera_fft
    verilog实际例子,非常适合初学者学习(verilog practical examples, very suitable for beginners to learn)
    2020-12-06 16:49:22下载
    积分:1
  • ADS1115
    本程序调试了TI的高精度模数转换芯片ADS1115,此模数转换器采用双积分型,16位,为IIC通信方式,调试较复杂,在对直流采集方面有着广泛的应用(This program debugging TI s high-precision analog-digital conversion chip ADS1115)
    2013-08-23 22:49:26下载
    积分:1
  • FFT_verilog
    verilog 实现的FFT 流水线操作,速度能达到200M(verilog pipelining the FFT implementation, the speed can reach 200M)
    2021-03-23 09:29:15下载
    积分:1
  • 8路视频光端机 接收侧 VHDL源码,使用了千兆以太网SERDES芯片,基于TBI接口的PCM视频传输。...
    8路视频光端机 接收侧 VHDL源码,使用了千兆以太网SERDES芯片,基于TBI接口的PCM视频传输。-8-Channel Video Optical Receiver side of VHDL source code, using the Gigabit Ethernet SERDES chip, based on the TBI interface PCM video transmission.
    2022-12-18 19:40:04下载
    积分:1
  • 基于VHDL语言的解码汉明编码,其中包含子
    基于VHDL语言的汉明码的译码,含有校正子跟纠错检错功能-Based on the VHDL language decoding Hamming Code, which contains sub-calibration error with error correction function
    2022-08-11 19:51:06下载
    积分:1
  • CPU
    使用verilog作为CPU设计语言实现单数据通路五级流水线的CPU。具有32个通用寄存器、一个程序计数器PC、一个标志寄存器FLAG,一个堆栈寄存器STACK。存储器寻址粒度为字节。数据存储以32位字对准。采用32位定长指令格式,采用Load/Store结构,ALU指令采用三地址格式。支持有符号和无符号整数加、减、乘、除运算,并支持浮点数加、减、乘、除四种运算,支持与、或、异或、非4种逻辑运算,支持逻辑左移、逻辑右移、算术右移、循环右移4种移位运算,支持Load/Store操作,支持地址/立即数加载操作,支持无条件转移和为0转移、非0转移、无符号>转移、无符号<转移、有符号>转移、有符号<转移等条件转移。()
    2008-06-02 16:34:00下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载