-
QPSK_DDS
说明： Implementing QPSK using DSS
- 2020-01-14 06:00:57下载
- 积分：1
-
fpga_pid
在FPGA内使用PID算法反馈控制小车速度和方向，四电机独立(PID algorithm within the FPGA using feedback control the car speed and direction, four independent motors)
- 2015-05-11 10:05:53下载
- 积分：1
-
This code implements the output shift register functions, beginners can learn to...
本代码实现了输出移位寄存器功能，初学者可以借鉴学习-This code implements the output shift register functions, beginners can learn to learn
- 2022-06-20 09:32:02下载
- 积分：1
-
随着社会的发展和科学技术的进步，现代社会对测量仪器的需
求越来越广，对仪器的性能要求也越来越高。在迅速发展的集成电
路技术和计算机技术的推动下，测量仪器...
随着社会的发展和科学技术的进步，现代社会对测量仪器的需
求越来越广，对仪器的性能要求也越来越高。在迅速发展的集成电
路技术和计算机技术的推动下，测量仪器也正发生巨大的变化。以
虚拟仪器为代表的新型测量仪器改变了传统仪器的思想，它们充分
利用计算机强大的软硬件功能，把计算机技术和测量技术紧密结合
起来。特别是基于计算机平台的各种测量仪器由于成本低、使用方
便等优点得到了更广泛的应用，在计算机普及率比较高的高等院校，
这种测量仪器对教学和科研都有重要的使用价值。
本文作者在对各种数字测量系统深入研究的基础之上，采用虚
拟仪器的思想，结合计算机的结构特点，设计出一套以计算机为平
台，包含信号采集与显示的综合测试系统。本系统包括有频率计、
示波器、频谱分析仪等多种仪器的功能。能对信号进行综合测量。
系统的关键部分是高速数据采集。系统中的逻辑控制部分采用CPLD
来实现，大大提高了系统的集成度。系统在信号的采样方法上采用
了一种新的方案并进行了试验验证。本文从系统总体设计的角度，
对整个系统的方案设计、制板、调试过程以及试验结果等方面进行
了详细论述。
-err
- 2022-11-03 19:20:03下载
- 积分：1
-
verilog motor control
verilog motor control
- 2022-09-01 04:55:02下载
- 积分：1
-
FPGA数码管显示秒表实验
说明： FPGA数码管显示秒表实验
三种方法实现：
方法一： 对秒计数，得到（秒显示）0~9，
对（秒显示）计数，得到（分秒显示）0~5，
对（分秒显示）计数，得到（分钟显示）0~5，
注意进位时机
方法二： 对秒计数，得到（秒显示）0~9
对秒计数，得到（分秒显示）0~5
对秒计数，得到（分钟显示）0~5
方法三：
只对秒计数，分别取模
%60得到分钟显示 ************************
余数%10得到分秒显示 （据说）取模运算占资源！！！！（也能接受？好像...）
再剩下的余数为秒显示 ************************(Experiment of Digital Tube Display Stopwatch Based on FPGA
Three ways to achieve)
- 2020-06-22 04:40:02下载
- 积分：1
-
rs-codec(255-223)
RS编码是一种纠错码，本程序实现RS（255，223）用FPGA 实现RS编码，程序在Quartus II中调试通过。(RS coding is an error-correcting codes, the procedures for the realization of RS (255,223) with FPGA realization of RS codes, in the Quartus II program through the debugger.)
- 2021-05-13 00:30:02下载
- 积分：1
-
μCOS-Ⅱ中文手册
说明： ucos II 中文手册额，可以学习一下哦(UCOS II Chinese manual volume, you can learn it)
- 2020-04-29 17:04:40下载
- 积分：1
-
VC707_MIG_DDR3
说明： VC707_MIG_DDR3.sim文件夹中是仿真的文件：testbench和DDR3模型参数
VC707_MIG_DDR3.srcs文件夹中是源文件，包含DDR3的控制、收发模块、顶层文件(VC707_ MIG_ In ddr3.sim folder are simulation files: testbench and DDR3 model parameters
VC707_ MIG_ Ddr3.srcs folder is the source file, including DDR3 control, transceiver module, top-level file)
- 2020-10-16 19:20:53下载
- 积分：1
-
shi01
FPGA上机文件一所以在FPGA中采用同 步设计非常重要 MAX+PLUS II可以计算出数据传输需要(fpga Several of the largest chip operating frequency I would be grateful if the output value of counter FFFFC- FE0FF simulation waveform between the print out (only EPF10K70RC240-4 chips, the maximum allowable Clock frequency)
- 2017-10-24 16:41:14下载
- 积分：1
