FPGA编程:基于Verilog实现的计时器
                            
                            于 2022-03-29 发布
                                                          文件大小:2.50 kB
                                                        
                        
                                 0                                 99                            
                        
                                
                                下载积分:  2
                                下载次数:  1
                            
                            
                        代码说明:
功能说明:实现倒计时、按键可实现暂停/继续、时间设置、清零 附加说明:倒计时到零时,蜂鸣并闪烁;暂停时,时间分隔符闪烁;设置时,当前设置位闪烁。 按键说明 非设置状态: 数字显示不为0时,按enter键在计时与暂停状态进行切换,长按秒进入设置状态,长按5秒清零并进入暂停状态; 全为零时按enter键进入设置状态; 设置状态: 按enter进入计时状态 长按一秒置零 长按5秒置零并进入暂停状态
下载说明:请别用迅雷下载,失败请重下,重下不扣分!
发表评论
                        
                        

