网站首页

这是一个用vhdl语言实现的比较完整的ALU,可以用作其他cPU设计的部件...

于 2022-04-01 发布文件大小:191.32 kB

 0  133

下载积分: 2 下载次数: 1

我要下载

代码说明：

这是一个用vhdl语言实现的比较完整的ALU,可以用作其他cPU设计的部件-This is a vhdl language used to achieve complete ALU, can be used for other design components cPU

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

随机数发生器
随机数发生器

2023-04-30 09:25:03下载

积分：1
LIP4210CORE_SDIO
SDIO Verilog Sourcw code

2021-04-29 12:58:43下载

积分：1
VHDL_Snake_Game
在FPGA开发板上用VHDL语言实现了贪吃蛇游戏，开发软件为quartus 2.这是详细的实验报告，包括源码(Snake game with VHDL FPGA development board, software development quartus 2 This is a detailed experimental report, including the source)

2012-06-25 16:15:26下载

积分：1
BmpDecoder
适用于Altera FPGA Nios II平台uClinux OpenCV之BmpDecoder的源码(Souce code of BmpDecoder for Altera FPGA Nios II uClinux OpenCV)

2011-02-11 16:43:45下载

积分：1
hdlc
HDLC通信协议，FPGA实现，包含源文件和仿真测试文件。(HDLC comunication)

2014-08-28 21:37:31下载

积分：1
divid5_VERILOG
VERILOG实现无分频时钟，包括测试文件，经过验证可用(VERILOG is no difference between the frequency of the clock implementation, including test papers, can be used after authentication)

2009-03-30 15:11:30下载

积分：1
shuzi
讲述了全数字信号发生器部分频率值测算的表格(Full digital signal generator frequency value calculation form )

2011-12-17 00:55:01下载

积分：1
MPSK-modulation-and-demodulati
MPSK调制与解调VHDL程序源代码与仿真(MPSK modulation and demodulation process and VHDL source code and simulation)

2014-02-28 15:23:56下载

积分：1
msk_mod_demod
该程序实现最小频移键控信号的调制解调，经测试无误。(The program implements minimum shift keying signal modulation and demodulation, tested and correct.)

2013-10-14 23:02:39下载

积分：1
apbi2c_latest.tar
APB总线协议转I2C总线协议的接口IP，verilog代码实现，包含详细testbench(APB bus interface to I2C bus interface IP，verilog code )

2020-09-16 10:27:55下载

积分：1

696516资源总数
106415会员总数
3今日下载

这是一个用vhdl语言实现的比较完整的ALU,可以用作其他cPU设计的部件...

0 个回复

热门标签

热门下载