登录
首页 » VHDL » 本文介绍了使用verilog语言进行硬件设计的一些基本技巧

本文介绍了使用verilog语言进行硬件设计的一些基本技巧

于 2022-04-08 发布 文件大小:8.42 kB
0 138
下载积分: 2 下载次数: 1

代码说明:

本文介绍了使用verilog语言进行硬件设计的一些基本技巧-This paper describes the use of Verilog hardware design language, the basic skills

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Send-Program
    program send sms by sim900 module
    2012-08-08 18:25:11下载
    积分:1
  • ANALYSIS-OF-FULL-ADDER
    DESCRIPTION OF FULL ADDER
    2013-11-12 13:32:19下载
    积分:1
  • 下午5点的代码及说明,verilog代码,几乎所有的IC面试都会问…
    5分代码及说明,verilog代码,几乎所有的IC面试都会问到这个问题,所以总结了一下发了上来,共同学习!-5 pm code and explanations verilog code Almost all the interviews will IC asked this question, summed up in the ranks about fat, learn together!
    2022-02-21 11:34:44下载
    积分:1
  • AD9516VERILOG
    通过VERILOG编写的AD9516时钟芯片SPI配置代码(CONGIGURE THE ad9516)
    2021-03-15 12:09:23下载
    积分:1
  • dds在dspbuilder下产生VHDL源码及其测试激励文件的matlab模型,在modelsim下仿真通过...
    dds在dspbuilder下产生VHDL源码及其测试激励文件的matlab模型,在modelsim下仿真通过-dds dspbuilder under the VHDL source code and test incentives document matl ab model, the simulation under through modelsim
    2022-06-20 23:49:32下载
    积分:1
  • DDS now to the use of more extensive relative bandwidth, frequency conversion ti...
    DDS在现在运用月来越广泛,在相对带宽、频率转换时间、相位连续性、正交输出、高分辨力以及集成化等方面都远远超过了传统频率合成技术所能达到的水平,为系统提供了优于模拟信号源的性能。利用DDS技术可以很方便地实现多种信号。在FPGA上实现的DDS-DDS now to the use of more extensive relative bandwidth, frequency conversion time, phase continuity, quadrature output, high-resolution and integration, and other aspects far more than the traditional frequency synthesizer technology can achieve the level To provide a superior analog signal source performance. DDS technology can be used very easily to a variety of signal. FPGA Implementation of DDS
    2022-02-12 02:47:38下载
    积分:1
  • Digital signal source, the output of different frequency, phase is the cosine si...
    数字信号源,输出不同频率,相位的正余弦信号,-Digital signal source, the output of different frequency, phase is the cosine signal,
    2022-04-23 09:40:37下载
    积分:1
  • verilog 代码
    基于FPGA的VERILOG语言的DS18B20温度检测程序,代码自测可用(FPGA based VERILOG language DS18B20 temperature detection program, code self test available)
    2018-07-05 15:36:01下载
    积分:1
  • 这是一本关于VHDL编程的书籍,网上突然发现的,相信对相关人员会有所用途....
    这是一本关于VHDL编程的书籍,网上突然发现的,相信对相关人员会有所用途.-This is a book on VHDL programming, on-line suddenly found, I believe that the relevant staff will be use.
    2023-02-06 08:50:07下载
    积分:1
  • Microsoft-Word--(11)
    信号源模块源程序,可以实现程序模块的实现,然后发生需要的程序(Source module source code, you can achieve the realization of the program modules, and the occurrence of the required procedures)
    2014-12-30 11:12:32下载
    积分:1
  • 696516资源总数
  • 106409会员总数
  • 8今日下载