-
基于FPGA的 图像边缘检测 的相关代码和仿真图
基于FPGA的 图像边缘检测 的相关代码和仿真图
- 2023-01-18 02:40:03下载
- 积分：1
-
New-Folder
to learn bout development of vhdl code
- 2014-03-15 16:21:38下载
- 积分：1
-
The_Ten_Commands_of_Excellent_Design
介绍了FPGA设计的十大准则，对初学者很有用，对于工作多年的同志，也会有整理总结的好处(Describes the FPGA design of the top ten criteria are useful for beginners, for many years comrades, there will be finishing the benefits of the summary)
- 2009-09-26 16:44:29下载
- 积分：1
-
VHDL
说明： 运用VHDL描述函数发生器的各个波形，可有构成多功能函数发生器。(VHDL description of the use of various function generator waveforms, can constitute a multi-purpose function generator.)
- 2009-08-18 16:54:24下载
- 积分：1
-
发送卡
led 发送卡代码(led send card verilog)
- 2021-04-06 11:19:02下载
- 积分：1
-
7位数码管的显示
实现7位数码管的显示，可以优先解决用户很多问题，不懂得可以问我，不用客气，7位数码管的显示很简单的
- 2023-06-09 10:50:03下载
- 积分：1
-
msp430x41x
低电源电压范围为1.8 V至3.6 V
超低功耗：
- 主动模式：280μA，在1 MHz，2.2伏
- 待机模式：1.1μA
- 关闭模式（RAM保持）：0.1μA
五省电模式
欠待机模式唤醒
超过6微秒
16位RISC架构，
125 ns指令周期时间
12位A/ D转换器具有内部
参考，采样和保持，并
AutoScan功能
16位Timer_B随着三† 或七‡
捕捉/比较随着阴影寄存器
具有三个16位定时器A
捕捉/比较寄存器
片上比较器
串行通信接口（USART），
选择异步UART或
同步SPI软件：
- 两个USART（USART0 USART1）的†
- 一个USART（USART0）‡
掉电检测
电源电压监控器/监视器
可编程电平检测
串行板载编程，
无需外部编程电压
安全可编程代码保护
融合(Low Supply-Voltage Range, 1.8 V to 3.6 V
Ultralow-Power Consumption:
− Active Mode: 280 µ A at 1 MHz, 2.2 V
− Standby Mode: 1.1 µ A
− Off Mode (RAM Retention): 0.1 µ A
Five Power Saving Modes
Wake-Up From Standby Mode in Less
Than 6 µ s
16-Bit RISC Architecture,
125-ns Instruction Cycle Time
12-Bit A/D Converter With Internal
Reference, Sample-and-Hold and
Autoscan Feature
16-Bit Timer_B With Three† or Seven‡
Capture/Compare-With-Shadow Registers
16-Bit Timer_A With Three
Capture/Compare Registers
On-Chip Comparator
Serial Communication Interface (USART),
Select Asynchronous UART or
Synchronous SPI by Software:
− Two USARTs (USART0, USART1)†
− One USART (USART0)‡
Brownout Detector
Supply Voltage Supervisor/Monitor With
Programmable Level Detection
Serial Onboard Programming,
No External Programming Voltage Needed
Programmable Code Protection by Security
Fuse)
- 2012-05-31 15:26:33下载
- 积分：1
-
verilog8B10B
8b10b编码方式，verilog语言实现，有测试程序。能成功编码。没有环回验证，读者可自行编写环回验证测试程序。(8b10b encoding, verilog language, test procedures. Successful encoding. No loopback verification, readers can write your own loopback verification test procedures.)
- 2014-04-08 13:37:34下载
- 积分：1
-
CORDIC_vhdl
基于VHDL语言的CORDIC算法实现，用于计算sin(x),cos(x)等，实测可用(Based on VHDL CORDIC algorithm, used to calculate sin (x), cos (x), etc., the measured available)
- 2020-11-27 22:19:31下载
- 积分：1
-
RANGEN
2011年全国大学生电子设计竞赛E题“简易数字信号传输性能分析仪”fpga的控制代码，verilog编写；包括了M序列及同步时钟的提取等所有程序。(2011 National Undergraduate Electronic Design Contest E title "Simple digital signal transmission performance analyzer" fpga control code, verilog prepared including the M-sequence and synchronous clock extraction and all other programs.)
- 2020-10-27 17:09:59下载
- 积分：1
