登录
首页 » Verilog » 普通的加法器

普通的加法器

于 2022-04-09 发布 文件大小:1.38 MB
0 80
下载积分: 2 下载次数: 1

代码说明:

利用基本全加器的逻辑表达式,写单个加法器模块。 通过模块例化,直接级联加法器,同时在输入输出端口加入寄存器。 最后可以实现不考虑进位的加法。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • XAPP134_SDRAM_VHDL
    XAPP134 SDRAM VHDL design file
    2011-01-19 09:57:21下载
    积分:1
  • PCI_PIO
    不足20元的PCI设计,含ABEL源代码。(PCI design less than 20Yuan ,including ABEL code)
    2005-08-28 02:44:26下载
    积分:1
  • SCRAMBLER
    32位扰码器的verilog代码,编译通过(The Verilog code of 32_bit scrambler)
    2009-11-24 14:51:38下载
    积分:1
  • texample1
    32-bit shifter, shifter, 32-bit.Very goog as a study file.
    2015-10-24 09:44:53下载
    积分:1
  • Lab5.5_Led_FPGA
    使用verilog在fpga开发板实现流水灯,包括整个工程文件(This code is used for early learners to study verilog。)
    2014-05-07 19:57:24下载
    积分:1
  • A4_Uart_Top
    串口! 这是一个使用的通信程序 , 非常好用。(serial port Serial port! This is a communication program used, very useful.)
    2020-06-17 14:00:01下载
    积分:1
  • flash_test_24
    说明:  实现fpga 读写flash 在k7上验证(Realization of FPGA read-write flash verification on K7)
    2020-06-18 20:00:02下载
    积分:1
  • DualPortRAM
    此程序是Verilog HDL语言读写RAM的程序希望大家有用(This is Verilog HDL Promang)
    2020-10-29 21:19:57下载
    积分:1
  • claa
    vhdl code for carry lookahead addder
    2014-02-05 00:26:26下载
    积分:1
  • MP3-coder
    In this design, it is assumed that a buffer sized as 1024x8 bits provides main data including scale factors and Huffman code bits to Huffman decoder. Also, it is assumed that a memory with 1024x8 bits is ready for each component to write or read the output or input 576 frequency lines.(This folder contains three directories: Huffman, IMDCT and Filterbank, each of them includes all the VHDL source codes of the component.)
    2013-08-06 15:40:24下载
    积分:1
  • 696522资源总数
  • 104049会员总数
  • 30今日下载