-
LDPC-long40rate0.5-encode-and-decode
LDPC的短码，码长为40速率为0.5的LDPC码的设计，用的是QC矩阵，压缩文件为原码部分，工程太大传不上去。(LDPC short code, a code length of 40 rate of 0.5 LDPC code design, using a QC matrix, the compressed file is part of the original code, do not pass up the works too.)
- 2013-07-01 09:28:47下载
- 积分：1
-
FIFO的verilog程序
动画电影好的颠覆活动符合大喊大吼，道光皇帝繁华的大喊大吼，给对方互动活动芳华虚度和。电饭锅很多新的，都会给读后心得黑灯瞎火大学，得到优惠电信用户读后心得颠覆活动消化道，颠覆活动符合东西方呼吸道，东方红乡读后心得银行信贷参加。
- 2022-01-24 09:57:06下载
- 积分：1
-
FPGA自学笔记——设计与验证jmb
说明： Verilog教程，小梅哥FPGA自学与验证(a basic book of how to learn Veriolg)
- 2019-01-23 17:34:25下载
- 积分：1
-
SystemOfTaxiFeeBasedOnVerilogHDL
摘 要：以上海地区的出租车计费器为例，利用Verilog HDL语言设计了出租车计费器，使其具有时间
显示、计费以及模拟出租车启动、停止、复位等功能，并设置了动态扫描电路显示车费和对应时间，显示
了硬件描述语言Verilog—HDL设计数字逻辑电路的优越性。源程序经MAX+PLUS Ⅱ软件调试、优
化，下载到EPF1OK10TC144—3芯片中，可应用于实际的出租车收费系统。
关键词：Verilog HDL；电子自动化设计；硬件描述语言；MAX+PLUSⅡ(Abstract: Shanghai taxi meter as an example, the use of Verilog HDL language designed taxi meter so that it will have the time display, billing, as well as analog taxis to start, stop, reset and other functions, and set up a dynamic scanning circuit shows that the fare and the corresponding time, shows the hardware description language Verilog-HDL design of the superiority of digital logic circuits. Source by MAX+ PLUS Ⅱ software debugging, optimization, downloaded to EPF1OK10TC144-3 chip, can be applied to the actual taxi fare collection system. Keywords: Verilog HDL electronic design automation hardware description language MAX+ PLUS Ⅱ)
- 2007-09-11 10:52:52下载
- 积分：1
-
verilog
lbus总线：一般是两个FPGA之间的相连接总线。或者其余器件与FPGA之间的数据总线。一般的时候会设计到双向数据总线。如何完成读写的控制？这里介绍一种简易稳定的处理方法。利用IOBUF完成双向总线。
- 2022-09-02 10:20:03下载
- 积分：1
-
SDRAM_DDR
SDRAM_DDR控制器verilog代码及中文说明文档。(The SDRAM_DDR controller Verilog code and documentation in chinese.)
- 2013-02-06 10:48:57下载
- 积分：1
-
rfid_re
VHDL实现 DDS。大家共享吧，一起学习，一起进步(VHDL realize DDS. U.S. to share it with learning, with progress)
- 2008-05-16 15:12:13下载
- 积分：1
-
fir滤波器
用matlab中工具fdatool生成一个低通滤波器，将滤波器系数量化。仿真通过，通带2.5兆，截止频率5M。
- 2022-03-20 06:42:57下载
- 积分：1
-
实例
说明： FPGA 学习实例 动态时钟、面积、速度优化相关代码(Codes related to dynamic clock, area and speed optimization for learning examples of FPGA)
- 2020-06-22 22:40:02下载
- 积分：1
-
LDPC_Encoder
verilog 编写的ldpc编码，含有两个文件(LDPC written by Verilog)
- 2021-03-08 19:19:28下载
- 积分：1
