登录
首页 » VHDL » 明白4

明白4

于 2022-04-10 发布 文件大小:3.17 kB
0 128
下载积分: 2 下载次数: 1

代码说明:

实现了一个四层单电梯控制系统。门可以自动开关,也可以手动开关。代码可以集成,不超过驱动的现象。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • PWM for control of motors
    PWM for control of motors
    2022-07-25 05:36:51下载
    积分:1
  • 计数器的VHDL代码
    这是VHDL中计数器的代码。
    2022-07-14 16:48:21下载
    积分:1
  • adding
    加法器,输入两个整数,用电路图形式将其逻辑原理呈现出来,该加法器为8位运算,每一位都对应一张电路图,可展示其完整过程(Adder, input two integer, with circuit diagram form its logical principle appear, this adder is 8 bit arithmetic, each corresponding to a circuit diagram, can show the complete process)
    2012-11-19 13:54:32下载
    积分:1
  • freeDev数字应用开发板中的七段数码管的IP核的verilog实现
    freeDev数字应用开发板中的七段数码管的IP核的verilog实现-freeDev digital application development boards in the seven-segment digital tube of the IP core implementation of the verilog
    2022-01-31 19:57:07下载
    积分:1
  • vhdl_quick-learn
    vhdl learnig material............
    2015-08-07 19:09:24下载
    积分:1
  • 1024
    1024点FFT快速傅立叶变换,(vhdl代码)-1024-point FFT vhdl
    2022-04-25 16:04:00下载
    积分:1
  • axi_master
    DDR3 控制器,axi4_full 模式, burst长度为16,应用于xilinx平台。(DDR3 interface controller, axi4_full working mode with burst length 16, can operate on the xilinx platform.)
    2017-05-16 11:26:28下载
    积分:1
  • 系统设计
    说明:  基于无源蜂鸣器和矩阵按键的电子琴系统设计(design of Electronic Piano System Based on Passive Buzzer and Matrix Key)
    2020-06-21 01:20:08下载
    积分:1
  • bt656p
    说明:  BT656 时序, 逐行, 分辨率1280*960@25Hz(BT656 time series, row by row, resolution 1280*960@25Hz)
    2020-12-09 12:09:19下载
    积分:1
  • sobel
    Verilog代码实现Sobel算子,包括整个工程,仿真也有。。仿真表明该程序能实现Sobel 算子硬件实现(Verilog,Sobel Operator)
    2011-05-10 21:11:21下载
    积分:1
  • 696518资源总数
  • 106164会员总数
  • 18今日下载