登录
首页 » VHDL » implementation of fft core using vhdl

implementation of fft core using vhdl

于 2022-04-11 发布 文件大小:3.51 kB
0 97
下载积分: 2 下载次数: 1

代码说明:

本文件是作为超大规模集成电路设计实验室课程(EC354)一部分进行的为期一学期的项目报告。我们的项目是一个4位8点FFT(快速傅立叶变换)核心的完全定制设计。实现的FFT类型是DIF(时间抽取)FFT。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • used in the preparation of Verilog FLEX10K achieve simple CPU
    用verilog编写在FLEX10K上实现的简易CPU-used in the preparation of Verilog FLEX10K achieve simple CPU
    2022-03-25 10:21:37下载
    积分:1
  • daojishi
    用VHDL实现60秒倒计时的功能 倒计时为0时蜂鸣器持续响起(Continued sounded to achieve 60 seconds of the countdown function with VHDL countdown to the 0:00 buzzer)
    2021-05-07 07:28:36下载
    积分:1
  • realization of the project document ARM system CPLD logic, external resources ha...
    该工程文件实现ARM系统中CPLD的逻辑工作,起到外围资源的逻辑地址译码功能-realization of the project document ARM system CPLD logic, external resources have address decoding logic function
    2022-02-05 23:05:52下载
    积分:1
  • verilogsram
    SRAM 读写实验,SRAM存储器的读写操作,Verilog源码有助于提高代码coding能力。使用例程。(SRAM write and read)
    2017-04-20 22:20:05下载
    积分:1
  • M25P80 serial memory for applications Verilog program
    针对串行存储器M25P80应用的verilog程序-M25P80 serial memory for applications Verilog program
    2022-03-12 06:10:14下载
    积分:1
  • 很不容易找到的资料,基于VHDL的频率计设计 希望有用
    很不容易找到的资料,基于VHDL的频率计设计 希望有用-Not easy to find information on the frequency meter based on the VHDL design seek to help
    2022-04-21 13:02:06下载
    积分:1
  • shift_registers
    Universal Shift Register
    2009-06-12 17:29:13下载
    积分:1
  • configurable CRC Reference Design xilinx the ip, CRC_xapp562 reference design do...
    可配置CRC参考设计 xilinx的ip,参考设计文档CRC_xapp562[1].pdf,VHDL语言编写的代码,包含仿真所需文件-configurable CRC Reference Design xilinx the ip, CRC_xapp562 reference design document [1]. pdf, prepared by the VHDL code The simulation includes the necessary documents
    2022-01-26 00:23:00下载
    积分:1
  • 带load、clr等功能的寄存器
    带load、clr等功能的寄存器-belt load, the function clr Register
    2022-06-20 10:15:42下载
    积分:1
  • 基于sopc的IIC总线设计完整设计sopcIIC
    该例子是基于sopc的IIC总线设计完整设计,分为硬件和软件部分,软件部分是用c语言编写的。该项目是个以完成的项目,据有较高的参考和经济价值。该例子是原来做过的项目。 整个项目是在Quartus II 7.0和nios IDE环境下开发。 (This example is based on the IIC bus design sopc complete design, divided into hardware and software, the software part is written in c language. The project is to complete the project, according to the reference and a higher economic value. The example is a project originally done. The whole project is in the Quartus II 7.0 and the nios IDE development environment.)
    2020-07-12 00:58:53下载
    积分:1
  • 696518资源总数
  • 105547会员总数
  • 4今日下载