-
bt656_decode
说明： 将嵌入式BT656格式数据解码出带行场同步信号的YCbCr422格式数据(Decoding Embedded BT656 Format Data to YCbCr422 Format Data with Field Synchronization Signa)
- 2021-01-28 10:38:35下载
- 积分：1
-
Receiver
GE PCI5565 PMC5565 PCIE5565反射内存网数据中断接收程序 接收中断 反射内存网
VMIC5565反射内存卡 实时仿真技术
PCI5565PIORC-110000(GE PCI5565 PMC5565 PCIE5565 reflective memory network data interrupt transmission program VMIC5565 reflective memory card real-time simulation technology)
- 2014-10-29 10:03:15下载
- 积分：1
-
AHB_to_Wishbone_Verilog
说明： 该源代码包是AHB总线到Wishbone总线的交接器，包括以下4个部分：RTL源代码，测试平台，软件测试程序，说明文档。(This source package is the AHB bus to Wishbone bus bridge(wrapper).It has the following 4 parts: RTL codes, testbench, software simulating files, help documents.)
- 2021-01-22 14:48:40下载
- 积分：1
-
fpga通过usb 向电脑发送计数器的数据
fpga通过usb 向电脑发送计数器的数据 程序亲测可用
- 2022-03-07 13:28:09下载
- 积分：1
-
04_uart_test
说明： 基于FPGA的串口发送和接收，使用的verlilog语言(Using Verilog serial port program, send and receive.)
- 2020-10-13 10:33:10下载
- 积分：1
-
简易报文识别器
里面有状态机的应用，比如在HEAD那个状态，统计5个0x55d5数，那么
如何知道现在希望是55还是d5呢？
假设head_flag信号，若head_flag=0，希望是55；若是head_flag=1，希望是d5。
4. 初值：0；加
- 2022-02-04 11:09:55下载
- 积分：1
-
免费 USART 的 verilog
嗨我是 implimanted，所有供公众使用的波特率 RatePlease 共享中测试此 codework
- 2022-06-15 02:32:33下载
- 积分：1
-
CPU-Project
说明： CPU设计，包含基本的指令集，能执行简单的程序。考虑了CPU，寄存器，存储器和指令集之间的关系。即读写寄存器，读写存储器和执行指令。(CPU design, including basic instruction set, to execute a simple program. Consider the CPU, registers, memory, and the relationship between instruction sets. That read and write registers, read and write memory and execution.)
- 2011-02-28 17:33:33下载
- 积分：1
-
33753129vhdl
对数计算源程序，能够在FPGA中计算某数的对数(Determined on the basis of the source, calculated in the FPGA to a certain number of log)
- 2009-06-17 19:41:57下载
- 积分：1
-
RX_RS_DEC
OFDM系统新型RS编解码的verilogHDL设计，经测试误码率性能提高(OFDM system verilogHDL new RS codec design, improved bit error rate performance tested)
- 2020-12-31 10:59:00下载
- 积分：1
