网站首页

完成的是RS422信号的计数功能，并产生一定的触发信号

于 2022-04-14 发布文件大小:1.20 MB

 0  98

下载积分: 2 下载次数: 1

我要下载

代码说明：

完成的是RS422信号的计数功能，并产生一定的触发信号-RS422 signals the completion of the count function, and produce a certain trigger signals

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

vhdl5
program for half subtractor.

2009-10-02 16:10:13下载

积分：1
vhdl程序集
本人初学VHDL时编的比较系统的VHDL源程序巨实用 (I am learning more systematic series of practical VHDL source Giant)

2005-03-09 15:17:21下载

积分：1
最后64点FFT
最终FFT 64点使用定点。

2022-01-22 00:00:34下载

积分：1
Writing-Testbenches
这是一本FPGA仿真验证的经典丛书，可以从中学习到如何编写系统的testbench,也可以是IC设计中FPGA原型验证编写系统及testbench的经典书籍。((Kluwer) Writing Testbenches Functional Verification of HDL Models.pdf)

2015-06-20 13:39:06下载

积分：1
Based on the VHDL language for selecting the three sequences, you can have a cyc...
基于VHDL语言的3级序列的产生，可以循环产生周期为7的m序列 -Based on the VHDL language for selecting the three sequences, you can have a cycle for cycle 7 m sequence

2023-08-16 17:00:04下载

积分：1
uart_byte_rx
libero soc工程，实现通过串口接收到单字节数据后并返回发送给上位机(Libero SOC project, which realizes receiving single byte data through serial port and sending it back to host computer)

2020-06-21 09:20:01下载

积分：1
AND
this is "AND" gate implementation in VHDL

2012-12-23 00:59:12下载

积分：1
lab4
说明： lab report for lab 4

2019-04-17 21:17:08下载

积分：1
sd_slave_device
verilog source code for SD card SLAVE DEVICE IP-Core

2021-04-12 22:18:56下载

积分：1
下午5点的代码及说明，verilog代码，几乎所有的IC面试都会问…
5分代码及说明，verilog代码，几乎所有的IC面试都会问到这个问题，所以总结了一下发了上来，共同学习！-5 pm code and explanations verilog code Almost all the interviews will IC asked this question, summed up in the ranks about fat, learn together!

2022-02-21 11:34:44下载

积分：1

696518资源总数
105540会员总数
37今日下载

完成的是RS422信号的计数功能，并产生一定的触发信号

0 个回复

热门标签

热门下载