登录
首页 » VHDL » 用VHDL实现十六位移位乘法器 才有移位相加法来实现

用VHDL实现十六位移位乘法器 才有移位相加法来实现

于 2022-04-17 发布 文件大小:25.52 kB
0 160
下载积分: 2 下载次数: 1

代码说明:

用VHDL实现十六位移位乘法器 才有移位相加法来实现-Use VHDL to achieve 16-bit shift multiplier shift only the sum of law to achieve

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • build a music player with nios 2
    build a music player with nios 2
    2023-01-23 06:00:03下载
    积分:1
  • I2C APB ds v1.0
    关于i2c master/slaver control 方面的技术资料 介绍其特色与使用方法(On the i2c master/slaver control of technical information on their characteristics and use)
    2007-07-29 00:40:04下载
    积分:1
  • 测试人体视觉的反应时间,可以作为vhdl编程的练习之用,也可以更进一步的开发成为具有商业价值的产品,这里面只是能够实现测试人体视觉反应时间的基本功能的程序...
    测试人体视觉的反应时间,可以作为vhdl编程的练习之用,也可以更进一步的开发成为具有商业价值的产品,这里面只是能够实现测试人体视觉反应时间的基本功能的程序-Test of human visual reaction time, can be used as VHDL programming exercises used can also be further developed into products with commercial value, there is only able to realize the human visual reaction time test the basic functions of the procedures
    2022-10-07 16:40:02下载
    积分:1
  • FIFO
    fifo异步串口收发程序 FPGA程序(fifo asynchronous serial transceiver)
    2014-05-07 21:28:49下载
    积分:1
  • weifen-program
    基于FPGA微分程序代码及其电路驱动程序(Based on FPGA differential program )
    2011-12-19 12:17:59下载
    积分:1
  • 这是一个基本的ARM7_Core 有基本功能 但不是太完善
    这是一个基本的ARM7_Core 有基本功能 但不是太完善-This is a basic ARM7_Core has the basic functions, but not too perfect
    2022-01-26 06:35:06下载
    积分:1
  • usb_latest[1].tar
    sub opercore USB CRC5 and CRC16 Modules //// //// //// //// //// //// Author: Rudolf Usselmann //// //// rudi@asics.ws //// //// //// //// //// //// Downloaded from: http://www.opencores.org/cores/usb/(sub opercore USB CRC5 and CRC16 Modules//////////////////////// Author: Rudolf Usselmann//////// rudi@asics.ws//////////////////////// Downloaded from: http://www.opencores.org/cores/usb/)
    2009-11-17 13:53:06下载
    积分:1
  • FPGA
    FPGA设计中的时序分析及异步设计注意事项 (FPGA design timing analysis and design considerations for asynchronous)
    2011-08-15 22:02:50下载
    积分:1
  • Vhdl 语言中 16 位时间域卷积
    卷积是在数字信号处理的常见操作。在此项目中,我创建了自定义电路利用大量的并行机制以提高性能与微处理器相比在 Nallatech 主板上实施。卷积将作为输入信号和 kernell 输出是另一个信号,输出信号的每个元素在哪里乘以内核的与输入信号的相应元素的所有元素组成的产品的总和。16 位无符号整数操作使用、 FPGA 将在 SRAM 中存储的输入的信号并将读取在内核中通过内存映射。
    2023-04-06 14:45:04下载
    积分:1
  • ahb_master_monitor
    AHB master monitor for verification
    2015-04-03 19:38:06下载
    积分:1
  • 696516资源总数
  • 106783会员总数
  • 25今日下载