网站首页

测试人体视觉的反应时间，可以作为vhdl编程的练习之用，也可以更进一步的开发成为具有商业价值的产品，这里面只是能够实现测试人体视觉反应时间的基本功能的程序...

于 2022-10-07 发布文件大小:474.59 kB

 0  111

下载积分: 2 下载次数: 1

我要下载

代码说明：

测试人体视觉的反应时间，可以作为vhdl编程的练习之用，也可以更进一步的开发成为具有商业价值的产品，这里面只是能够实现测试人体视觉反应时间的基本功能的程序-Test of human visual reaction time, can be used as VHDL programming exercises used can also be further developed into products with commercial value, there is only able to realize the human visual reaction time test the basic functions of the procedures

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

thesis
thesis for simple virus detection processor which is developed in xilinx

2015-02-18 23:51:11下载

积分：1
二进制BCD码变换器采用VHDL
这是一个经过测试和使用的VHDL代码，用于将16位二进制输入数据转换为4位BCD。如果您直接驱动显示器而不经过处理器，并且希望显示在主程序中计算的参数，则该程序非常有用。有关转换的戏剧方面，请阅读随附的pdf。

2022-09-26 04:05:02下载

积分：1
"digital circuit EDA portal
《数字电路EDA入门－VHDL程序实例》---交通灯程序例子-"digital circuit EDA portal-VHDL program examples"-- traffic lights procedures example

2022-02-19 21:55:09下载

积分：1
初学verilog HDL时找的好资料大家共享
初学verilog HDL时找的好资料大家共享-Beginners should try to find a good share information

2022-04-16 20:31:37下载

积分：1
UART receiver and transmitter using vhdl
这是执行高速的代码通用异步收发器代码是用VHDL写的语言.UART是一种在传输端进行并行输入和串行输出，在接收端进行串行输入和并行输出的算法。

2022-02-06 12:51:51下载

积分：1
全数字fsk调制解调的实现 verilog源码
全数字fsk调制解调的实现 verilog源码-All-digital realization of fsk modem verilog source code

2023-04-11 15:55:04下载

积分：1
频率计，vhdl语言， ispDesignEXPERT
频率计，vhdl语言， ispDesignEXPERT-Frequency meter, vhdl language, ispDesignEXPERT

2022-11-04 19:50:03下载

积分：1
VERILOG HDL 实际工控项目源码开发工具 altera quartus2
VERILOG HDL 实际工控项目源码开发工具 altera quartus2-verilog HDL actual industrial projects source development tools altera quartus2

2022-02-07 05:53:32下载

积分：1
LVDS-application-Verilog-HDL-code
LVDS的应用的Verilog HDL例子程序(LVDS example of the application procedures for the Verilog HDL)

2011-09-30 20:24:02下载

积分：1
FPGAdesignXilinx
华为内部资料，关于FPGA设计的详细过程介绍，很不错的。本文档从FPGA器件结构出发以速度路径延时大小和面积资源占用率为主题描述在FPGA设计过程中应当注意的问题和可以采用的设计技巧。(Huawei internal information, with regard to detailed FPGA design process of introduction, it is good. This document from the FPGA device structure in order to speed the path delay and area the size of the theme of the occupancy rate of resource description in the FPGA design process should pay attention to the problems and design techniques can be used.)

2020-12-21 13:59:08下载

积分：1

696518资源总数
105895会员总数
18今日下载

测试人体视觉的反应时间，可以作为vhdl编程的练习之用，也可以更进一步的开发成为具有商业价值的产品，这里面只是能够实现测试人体视觉反应时间的基本功能的程序...

0 个回复

热门标签

热门下载