网站首页

二

于 2022-04-18 发布文件大小:75.71 kB

 0  114

下载积分: 2 下载次数: 1

我要下载

代码说明：

两路十字路口的交通灯控制的VHDL源码，毕业设计，-Two-way traffic lights at the crossroads of the VHDL source code control, graduation design,

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

sqrt_pipeline
说明： Matlab - to hdl code for square root

2020-06-17 12:20:02下载

积分：1
一个基于VerilogHDL语言的16位的booth算法的乘法器及其测试代码
一个基于VerilogHDL语言的16位的booth算法的乘法器及其测试代码-VerilogHDL language based on the 16-bit multiplier of the booth algorithm and test code

2022-02-07 12:03:36下载

积分：1
用Verilog做的SD卡控制器(有详细的注释)
SDIO 接口，实现SD卡的控制器功能，带有详细的注释(SDIO Interface,to realize the controller of SD Card,and have detail description.)

2020-06-16 22:00:01下载

积分：1
FIRDF_design
FIR带通、带阻滤波器设计，需要输入截止频率以及容许偏差。(FIR band pass and band stop filter design)

2020-09-28 15:17:44下载

积分：1
add
浮点加法器的用Verilog实现，32位的浮点加法器(Floating point adder Verilog)

2021-02-28 12:49:35下载

积分：1
e_BIU
说明： isa MEMORY PLAN eu biu asm

2020-06-25 19:20:02下载

积分：1
sinwave
使用verilog hdl语言编程正弦波信号，能仿真出结果(Can use verilog HDL language programming sine wave signal, the simulation results )

2013-09-18 15:27:27下载

积分：1
simpleCpu
relative cpu design implementation

2013-08-14 21:22:39下载

积分：1
THS1206
FPGA来实现数据采集，AD采用TI公司的THS1206，高速并行AD，内含16字FIFO，降低硬件复杂度。(FPGA to realize data acquisition, AD using TI company s THS1206, high-speed parallel AD, containing the 16-character FIFO, to reduce hardware complexity.)

2009-07-09 09:08:27下载

积分：1
PC
说明： Verilog HDL语言编写的32位程序计数器（PC）完整工程及相应仿真，QuartusII7.2下编译通过可正常使用。(Complete engineering and simulation of Verilog HDL language of the 32-bit program counter (PC), QuartusII7.2 compiled through normal use.)

2012-09-06 09:07:47下载

积分：1

696518资源总数
105895会员总数
18今日下载

二

0 个回复

热门标签

热门下载