登录
首页 » VHDL » DE2

DE2

于 2022-04-18 发布 文件大小:19.07 kB
0 119
下载积分: 2 下载次数: 1

代码说明:

基于DE2的视频电话部分源码,实现了视频图像采集,VGA显示,局域网通讯等功能-DE2-based video telephony part of the source code to achieve the video image capture, VGA display, LAN communications function

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • code
    涉及到常用的模块,参数可配置,可以很方便的集成到应用中(Related to commonly used modules, parameters can be configured, can be easily integrated into applications)
    2008-06-13 22:30:14下载
    积分:1
  • VHDL basic arithmetic library, a very handy! !
    VHDL的基本数学运算库,非常好用-VHDL basic arithmetic library, a very handy! !
    2023-01-24 20:00:03下载
    积分:1
  • ISARCSSim_az
    基于压缩感知的ISAR方位向成像以及与FFT成像对比(CS-based ISAR imaging and RD imaging)
    2013-04-07 15:16:53下载
    积分:1
  • UART_FIFO
    FPGA,串口调试程序,接收模块,含FIFO IP核(FPGA uFF0C u4E32 u53E3 u8C03 u8BD5 u7A0B u5E8F uFF0C u63A5 u6536 u6A21 u5757 uFF0C u542BFIFO IP u6838)
    2021-05-07 16:22:36下载
    积分:1
  • VC707_MIG_DDR3
    说明:  VC707_MIG_DDR3.sim文件夹中是仿真的文件:testbench和DDR3模型参数 VC707_MIG_DDR3.srcs文件夹中是源文件,包含DDR3的控制、收发模块、顶层文件(VC707_ MIG_ In ddr3.sim folder are simulation files: testbench and DDR3 model parameters VC707_ MIG_ Ddr3.srcs folder is the source file, including DDR3 control, transceiver module, top-level file)
    2020-10-16 19:20:53下载
    积分:1
  • 50846288C
    verilog 硬件编程实现bpsk调制(verilog hardware, programming bpsk Modulation)
    2009-10-29 20:20:33下载
    积分:1
  • AN66806
    提供了利用 GPIF 对 FX2LP 与同步 FIFO CY7C4625-15AC 之间的接口进行设计的源代码(Provides for the use of GPIF FX2LP and synchronization FIFO CY7C4625-15AC to design the interface between the source code)
    2013-08-13 14:42:55下载
    积分:1
  • LDPC_DVB-T2
    LDPC encoding code in 1/2code rate for DVB-T2
    2014-03-11 08:05:18下载
    积分:1
  • 对行为模型的全加器的VHDL代码
    工具;
    2022-04-18 04:42:27下载
    积分:1
  • 30
    说明:  30 bus for atp design
    2016-02-14 19:41:55下载
    积分:1
  • 696518资源总数
  • 105885会员总数
  • 31今日下载