登录
首页 » VHDL » In the International Standards Organization Open Systems Interconnect (OSI) refe...

In the International Standards Organization Open Systems Interconnect (OSI) refe...

于 2022-04-21 发布 文件大小:1.64 MB
0 99
下载积分: 2 下载次数: 1

代码说明:

在国际标准组织开放式系统互联(OSI)参考模型下,以太网是第二层协议。10G以太网使用IEEE(电气与电子工程师学会)802.3以太网介质访问控制协议(MAC)、IEEE 802.3以太网帧格式以及IEEE 802.3最小和最大帧尺寸。-In the International Standards Organization Open Systems Interconnect (OSI) reference model, Ethernet is the second-layer protocol. 10G Ethernet using the IEEE (Institute of Electrical and Electronics Engineers) 802.3 Ethernet Media Access Control Protocol (MAC), IEEE 802.3 Ethernet frame format, as well as the minimum and maximum IEEE 802.3 frame size.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • avoidance-radar
    汽车在防撞雷达方向的研究的详细原理的介绍(Introduction of detailed schematic of the car in the direction of the anti-collision radar)
    2013-01-06 14:01:47下载
    积分:1
  • shuzifujieqi
    主要给出准循环的LDPC码编码实现方法,译码方法选择,并给出了帧同步的解决方法(Give the main quasi-cyclic LDPC codes achieve coding method, decoding method of selection, and give the frame synchronization solution)
    2009-03-14 17:22:33下载
    积分:1
  • verilog file , FPGA controll vga display
    verilog file , FPGA controll vga display- verilog file , FPGA controll vga display
    2022-03-31 15:41:34下载
    积分:1
  • CH372
    USB设备接口的驱动程序,采用verilogHDL语言编写,并包含相关说明资料(USB device driver interface, using verilogHDL language, and contains descriptive information)
    2014-01-03 02:23:08下载
    积分:1
  • Block-Landscape-Design
    3D的效果,逼真的视觉享受,真实的场景。(3D effects, realistic visual experience, the real scene.)
    2014-06-10 19:28:29下载
    积分:1
  • resolutionquartusII
    用verilog编写的分辨率提高的源代码 采用双线性插值(Written resolution with the verilog source code to improve the use of bilinear interpolation)
    2021-05-14 18:30:02下载
    积分:1
  • DE2_115_CAMERA
    实现DE2_115开发板上配套的500万像素cmos摄像头捕捉到的画面显示在VGA上(DE2_115 development board supporting 5,000,000 pixels cmos camera to capture the screen display in VGA)
    2020-07-09 19:08:55下载
    积分:1
  • 一种新的FPGA实现AES-128采用降低残留素数的S盒
    应用背景在本文中,我们提出了一种新的FPGAAES的S盒的利用高性能的实现减少素数的残留。这个该设计在Xilinx Virtex-5实现xc5vlx50 FPGA器件。目的是使用一种新的基于查找表的条目集渣盒素数。减少残留素S盒数量增加了更多的混乱,AES的整个过程算法,使其更复杂,并提供进一步抵抗攻击。我们的实现达到了3.09 Gbps的吞吐量,共采用了1745片一个Virtex-5 FPGA。关键技术AES的应用减少了素数剩余的设计基于S盒是用VHDL语言实现一个Xilinx Virtex-5 xc5vlx50(包:ffg676,速度等级:3)使用FPGA设计工具ISE 9.2i。表4FPGA实现结果表明AES减少残留的素数的S盒。它介绍了Xilinx公司的FPGA器件选择的目标,加密吞吐量实现,定时报告和整体设备利用率。
    2022-02-02 18:37:31下载
    积分:1
  • CH2 VHDL 数字电路参考书所有程序2
    CH2 VHDL 数字电路参考书所有程序2-CH2 VHDL digital circuit two reference books all procedures
    2022-01-26 01:59:56下载
    积分:1
  • 27个FPGA实例源代码
    一些对初学者比较实用的源码,ASK,PSK,FSK调制解调(Some of the more practical source code for beginners)
    2020-12-10 16:29:20下载
    积分:1
  • 696518资源总数
  • 106164会员总数
  • 18今日下载