-
A signal can be stretched any one CLk the VHDL source code examples. See documen...
一个可以把信号拉长任意个CLk的VHDL源码例子。详见说明文档-A signal can be stretched any one CLk the VHDL source code examples. See documentation
- 2022-03-24 02:54:32下载
- 积分：1
-
24小时计时时钟
说明： 实现24小时计时，因为位数不够，这里是12进位，可自行调整进位数(Realize 24-hour timing, because the number of digits is not enough, here is 12 carry, you can adjust the carry number by yourself.)
- 2020-06-23 19:40:01下载
- 积分：1
-
电子表的实现
这是一个数字逻辑课程的电子表的实现，利用VHDL语言实现，初学者可以完全掌握，很有帮助。
- 2022-08-20 05:43:08下载
- 积分：1
-
硬件仿真
说明： 基于FPGA的QPSK系统仿真及验证，硬件部分。(Simulation and verification of QPSK system based on FPGA)
- 2021-02-06 16:21:17下载
- 积分：1
-
verilog code for counter four
verilog code for counter four
- 2022-01-26 05:32:56下载
- 积分：1
-
在vhdl开发环境下，关于协议PS2 verilog 源码
在vhdl开发环境下，关于协议PS2 verilog 源码-In VHDL development environment, with regard to the agreement PS2 verilog source code
- 2022-05-06 00:46:27下载
- 积分：1
-
lab8000
矩阵键盘扫描和led显示
这样子可以得到要输入的键码，并通过led显示出来(KEYBOARD AND DISPLAY LED)
- 2012-12-11 22:49:44下载
- 积分：1
-
This is a use of the VHDL language Parallel to Serial procedures, In altera deve...
这是一个用VHDL语言编写的并口转串口程序，在altera开发系统下验证通过，运用于开发板与计算机之间的通信，源程序可以提供参考-This is a use of the VHDL language Parallel to Serial procedures, In altera development system under test passed, the development of applied between the panels and computer communications, can provide a reference source
- 2022-03-23 13:41:19下载
- 积分：1
-
18_vga_test
说明： 基于Xilinx Spartan6系列的fpga的VGA实现(Based on Xilinx Spartan6 series fpga VGA implementation)
- 2019-04-01 13:47:46下载
- 积分：1
-
适用于FPGA初学者,一个流水灯的程序,用VERILOG语言写的.
适用于FPGA初学者,一个流水灯的程序,用VERILOG语言写的.-Applicable to FPGA beginners, a procedure for light water, using the Verilog language.
- 2022-04-09 16:22:19下载
- 积分：1
