登录
首页 » VHDL » 8 位加法器

8 位加法器

于 2022-04-21 发布 文件大小:2.64 MB
0 106
下载积分: 2 下载次数: 1

代码说明:

有一个 8 位全加器 VHDL 代码。我测试该代码在协同,看到了这段代码的工作。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论


0 个回复

  • PL_2FSK
    基于VHDl的2FSK调制!用的是altera的quartus11软件(Based on VHDl the 2FSK modulation)
    2012-12-13 17:20:54下载
    积分:1
  • d ,t flip flop
    该程序是在d,t,jk触发器上用vhdl语言编写的
    2022-08-23 17:17:57下载
    积分:1
  • based on the nios ii drive the gpa module of altera de1 develop board,it s only...
    基于NIOS驱动ALTERA DE1开发板的GPS模块工程-based on the nios ii drive the gpa module of altera de1 develop board,it s only a reference project
    2023-08-30 05:55:06下载
    积分:1
  • huxideng
    用Verilog实现的呼吸灯,用Verilog实现的呼吸灯(Verilog huxideng)
    2016-01-15 17:34:12下载
    积分:1
  • eda技术与vhdl课件,很经典的学习课件
    eda技术与vhdl课件,很经典的学习课件-VHDL EDA technology and courseware, it is a classic learning courseware
    2022-05-18 23:44:31下载
    积分:1
  • 华为经典FPGA设计全套入门技巧
    华为经典设计全套入门技巧,面试经验,设计技巧(Huawei Classic Design Complete Introduction Skills, Interview Experience, Design Skills)
    2020-07-01 23:00:02下载
    积分:1
  • Code
    提供了《自己动手写CPU》本书每一章涉及的OpenMIPS源代码、测试程序。(It provides the OpenMIPS source code and test program in each chapter, which is written in the book "do it yourself CPU".)
    2020-07-01 23:00:02下载
    积分:1
  • 一个同步有限状态机(FSM)的设计是一个数字的共同任务…
    Designing a synchronous finite state machine (FSM) is a common task for a digital logic engineer. This paper discusses a variety of issues regarding FSM design using Synopsys Design Compiler. Verilog and VHDL coding styles are presented, and different methodologies are compared using real-world examples.
    2022-01-26 02:12:10下载
    积分:1
  • ECC密码体制在VHDL
    这段代码是用VHDL解释椭圆曲线密码术的。这段代码包含了使用FPGA板进行ECC加密的必要算法! ;
    2023-08-26 09:45:04下载
    积分:1
  • 一组练习,关于VHDL的一些基础的知识和练习可以参考一些具体的问题...
    一组练习,关于VHDL的一些基础的知识和练习可以参考一些具体的问题-A group of exercises, on a number of VHDL-based knowledge and practice can refer to some specific questions
    2022-03-21 23:32:32下载
    积分:1
  • 696518资源总数
  • 104983会员总数
  • 23今日下载