include UART port of VERILOG source, the program tested in FPGA, as chip design,...
于 2022-06-01 发布
文件大小:9.46 kB
0 104
下载积分: 2
下载次数: 1
代码说明：
包含UART口的VERILOG源程序，该程序在FPGA上验证通过，可作为芯片设计，或FPGA设计的一个完整IP核，硬件设计的兄弟们可参考一下。-include UART port of VERILOG source, the program tested in FPGA, as chip design, or FPGA design of a complete IP cores, hardware design brothers can make reference.
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
