网站首页

设计与验证Verilog_实例，经典的HDl书籍，强烈推荐

于 2022-04-23 发布文件大小:1.79 MB

 0  127

下载积分: 2 下载次数: 1

我要下载

代码说明：

设计与验证Verilog_实例，经典的HDl书籍，强烈推荐-Design and verification Verilog_ examples Hdl classic books, strongly recommend

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

DDR3
spartan6 里使用DDR3IP核，有教程以及源码(spartan6 with ddr3,source and tutorial)

2021-01-07 08:48:52下载

积分：1
bcd
it shows bcd counter

2013-01-01 16:16:48下载

积分：1
智能抢答器
四人抢答器，包括主持人清楚按键，抢答后屏蔽其他三人的继续抢答，同时答题时间开始，答题时间三档可调。时间到后蜂鸣器发声，指示灯亮起。

2022-06-13 04:37:19下载

积分：1
全加器的VHDL程序实现及仿真
全加器的VHDL程序实现及仿真-full adder VHDL simulation program and

2022-02-03 16:51:49下载

积分：1
这是可编程逻辑器件（CPLD）初学者的入门级文章，仅供参考。...
这是可编程逻辑器件（CPLD）初学者的入门级文章，仅供参考。-This is the programmable logic device (CPLD), the entry-level beginners articles for reference purposes only.

2022-01-22 10:28:59下载

积分：1
ahb2apb-master
ahb to apb master and slave

2018-03-06 00:27:56下载

积分：1
QDPSKvhd
说明：基于quartusII的QDPSK调制解调vhdl程序。(Modulation and demodulation based quartusII of QDPSK vhdl program.)

2010-04-23 17:30:53下载

积分：1
这篇文章主要是概要的阐述了如何使用
这篇文章主要是概要的阐述了如何使用-quartusⅡ+Modelsim+synplify pro，来设计FPGA系统。-This is a summary of the main article on how to use the-quartus Ⅱ+ Modelsim+ synplify pro, to design FPGA systems.

2022-01-26 08:00:21下载

积分：1
北邮数电实验代码
实验一：QuartusⅡ原理图输入法设计与实现一：实验要求 ①：用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图形模块单元。 ②：用实验一生成的半加器模块和逻辑门设计实现一个全加器，仿真验证其功能，并下载到实验板测试，要求用拨码开关设定输入信号，发光二极管显示输出信号。 ③：用3线—8线译码器和逻辑门设计实现函数F，仿真验证其功能，下载到实验板测试。要求用拨码开关设定输入信号，发光二极管显示输出信号。二：报告内容

2022-01-29 00:01:12下载

积分：1
VGA-VHDL-Design
本文件给出了基于VHDL语言的VGA图像显示程序及其工程问件。(This document is presented based on VHDL language VGA image display program and the project asked the pieces.)

2010-06-19 11:35:12下载

积分：1

696516资源总数
106415会员总数
3今日下载

设计与验证Verilog_实例，经典的HDl书籍，强烈推荐

0 个回复

热门标签

热门下载