登录
首页 » Verilog » 乔尔迪奇算法

乔尔迪奇算法

于 2022-04-26 发布 文件大小:6.85 kB
0 90
下载积分: 2 下载次数: 1

代码说明:

CORDIC (协调旋转数字计算机) 是一种算法计算先验 功能类似正弦和余弦反正切值。该方法还可以进行轻松地扩展来计算广场 根,以及双曲函数。 该算法的工作原理是降低为其成微轮换数目计算 反正切值预计算并加载在一个表中。此方法可以减少到计算 加法、 减法,进行比较,并转移。由 Fpga 轻松地执行所有功能。 高度可配置的乔尔迪奇核心实现第 1 象限坐标旋转数字计算机 要计算超越函数算法。核心通过 " 在源中定义,可以实现 RTL 三个体系结构之一: 组合 迭代 流水线 组合实现解决方程在一个时钟周期为许多级别的代价 逻辑。迭代的方法将问题分解成迭代次数。这种方法

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • PS2_verilog基于ps2的接口,对于刚接触FPGA是个很好的选择
    PS2_verilog基于ps2的接口,对于刚接触FPGA是个很好的选择,PS2_verilog基于ps2的接口,对于刚接触FPGA是个很好的选择
    2022-02-20 06:07:15下载
    积分:1
  • AMBA APB协议
    APB是专为低带宽控制访问,就系统的外围设备例如寄存器接口。这种总线具有一个地址和数据相类似的AHB,但大大减少,低复杂度的信号列表中(例如,没有脉冲串)。它支持32位和66 MHz的信号。 APB主机和从机
    2022-04-28 05:04:55下载
    积分:1
  • vhdl
    说明:  学习VHDL可以用得上,有很多实例,可以对照着自己写一些东西(VHDL can be useful to learn, there are many examples, can be done to write something)
    2008-10-31 20:59:04下载
    积分:1
  • PCIE
    xilinx spartan6的pcie pio源代码(xilinx spartan6 pcie pio demo)
    2020-11-25 14:39:32下载
    积分:1
  • sin_10k
    基于FPGA的利用rom进行查询的方式生成一个频率为10KHZ的sin信号,编译成功,并实现功能仿真。(Query based on the the FPGA use of rom generate a frequency of 10 kHz sin signal, compiled successfully and to achieve functional simulation.)
    2013-04-23 10:47:17下载
    积分:1
  • selfmade UART HDL code
    用veriloghdl编写的自制UART。在modelsim下
    2022-02-06 08:15:25下载
    积分:1
  • shuzihongdianlu
    数字钟电路的实现,可以24小时计时,可调整时间!(Digital clock circuit implementation, a 24-hour timer, adjustable time!)
    2013-08-18 14:49:14下载
    积分:1
  • ddr3control
    8位突发长度,一次64bit数据读写,MIG核(DDR3 controll implimention)
    2021-05-07 13:58:36下载
    积分:1
  • vhdl-golden-reference-guide
    vhdl golden reference guide
    2012-12-31 03:56:13下载
    积分:1
  • verilog-ethernet
    说明:  Collection of Ethernet-related components for gigabit, 10G, and 25G packet processing (8 bit and 64 bit datapaths). Includes modules for handling Ethernet frames as well as IP, UDP, and ARP and the components for constructing a complete UDP/IP stack. Includes MAC modules for gigabit and 10G/25G, a 10G/25G PCS/PMA PHY module, and a 10G/25G combination MAC/PCS/PMA module. Includes various PTP related components for implementing systems that require precise time synchronization. Also includes full MyHDL testbench with intelligent bus cosimulation endpoints.
    2021-04-17 23:38:52下载
    积分:1
  • 696518资源总数
  • 105559会员总数
  • 1今日下载