登录
首页 » VHDL » 介绍了用vhdl描述的各种硬件电路的实现,基本包括各种常用的电路。...

介绍了用vhdl描述的各种硬件电路的实现,基本包括各种常用的电路。...

于 2022-04-29 发布 文件大小:165.44 kB
0 162
下载积分: 2 下载次数: 1

代码说明:

介绍了用vhdl描述的各种硬件电路的实现,基本包括各种常用的电路。-Introduction with VHDL description of a variety of hardware circuits realize, basic, including a variety of commonly used circuits.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • FFT_verilog
    verilog 实现的FFT 流水线操作,速度能达到200M(verilog pipelining the FFT implementation, the speed can reach 200M)
    2021-03-23 09:29:15下载
    积分:1
  • UDP / IP上的Spartan3E以太网通信
    UDP / IP上的Spartan3E以太网通信通过斯巴达3E发送UDP数据包到/从我的电脑。
    2022-06-20 12:49:08下载
    积分:1
  • 从两个小的产生更广泛的ALU
    Generating a wider ALU from two small ones
    2022-07-18 07:53:37下载
    积分:1
  • uart
    使用FPGA实现UART收发。支持多种波特率。(Using FPGA to achieve UART transceiver.)
    2020-11-07 15:29:50下载
    积分:1
  • E1(一级欧洲传输标准)的VHDL
    E1 (FIRST ORDER EUROPE TRANSMISSION STANDARD)vhdl
    2022-04-22 01:03:35下载
    积分:1
  • axi_jesd204b
    ADI JESD204接口的ADC与Xilinx FPGA接口IP,包含Verilog和VHDL源代码,AXI总线接口,ADC串行控制接口(ADI IP for interfacing JESD204 ADC to Xilinx FPGA, include Verilog/VHDL source code, AXI interface and serial config interface )
    2021-03-29 15:09:10下载
    积分:1
  • 利用FPGA实现的脉宽测试技术,基于VHDL,测试误差为时钟周期
    利用FPGA实现的脉宽测试技术,基于VHDL,测试误差为时钟周期-Use of FPGA technology to achieve the pulse-width test, based on VHDL, test error of clock cycles
    2022-06-26 11:28:29下载
    积分:1
  • ldpc
    低密度校验码 ,很好用的代码,功能已经实现编码和译码(fpga ldpc)
    2014-04-09 10:24:51下载
    积分:1
  • 完成ITUR656标准的视频流数据向RGB格式的转换。
    完成ITUR656标准的视频流数据向RGB格式的转换。-Complete video streaming ITUR656 standard data format to RGB conversion. Test module
    2022-02-13 16:12:20下载
    积分:1
  • signaltap_user_guide
    signaltap 中文说明,内容详细。 ALTERA signaltap USER GUIDE IN CHINESE(ALTERA signaltap USER GUIDE IN CHINESE)
    2011-12-03 23:50:21下载
    积分:1
  • 696516资源总数
  • 106783会员总数
  • 25今日下载