-
VHDL开发的计数器。源程序不复杂，应该都能看懂。最重要的注意：是时序问题
VHDL开发的计数器。源程序不复杂，应该都能看懂。最重要的注意：是时序问题-VHDL development of the counter. Source code is not complicated, should be able to understand. The most important Note : Timing is the issue
- 2022-05-14 00:07:18下载
- 积分：1
-
4jieshuzilboqi
四阶数字滤波器 用不同的算法设计数字滤波器，并且有详细的是用方法(Fourth-order digital filter design with a different digital filter algorithms and a detailed method is)
- 2011-04-25 18:18:16下载
- 积分：1
-
static-timing-analyze
特权同学主讲的FPGA设计的时序约束专题（STA部分）(Speaker privileged classmates timing constraints for FPGA design topics (STA section))
- 2013-07-11 13:23:46下载
- 积分：1
-
Escalimetro
all funtions for a scale meter for maps in a 8051 microcontroler with an alphanumeric lcd display
- 2012-12-25 02:14:17下载
- 积分：1
-
数字电子设备上下计数器的实现
上/下计数器是有用的大规模集成
- 2022-01-26 01:21:27下载
- 积分：1
-
04_ep2c8_vga_test
VIP FPGA板的配套例子，这个是VGA格式lcd液晶屏幕显示用。(VIP board supporting example of this is the VGA format PREVIEW.)
- 2013-10-18 19:03:37下载
- 积分：1
-
eDP
eDP接口TFT-LCD显示驱动原码（verilog+c）(eDP Interface TFT-LCD display driver source code (verilog+c))
- 2020-10-17 09:17:27下载
- 积分：1
-
verilog写的数字频率计的控制模块,对程序进行控制
verilog写的数字频率计的控制模块,对程序进行控制-written in Verilog digital frequency meter control module, the program control
- 2022-02-04 00:52:27下载
- 积分：1
-
Clifford-E.-Cummings-paper
Clifford E. Cummings论文合集，其中关于FIFO的设计很经典(Clifford E. Cummings collection of papers, on the FIFO design classic)
- 2012-07-21 01:32:34下载
- 积分：1
-
DS28E01_final
基于SHA-1算法和DS28E01加密芯片的FPGA系统设计，该上传文件为整个设计的系统文件。Quarter软件编程的Verilog程序，包含仿真调试界面。(Design of FPGA system based on SHA-1 algorithm and DS28E01 encryption chip。)
- 2020-11-24 21:29:34下载
- 积分：1
