-
Send-Program
program send sms by sim900 module
- 2012-08-08 18:25:11下载
- 积分：1
-
DDS
文利用直接数字频率合成器(DDS)与CPLD技术和单片机控制技术，研制和
设计了高分辨率、高稳定度的函数信号发生(Wen using direct digital frequency synthesizer (DDS) and CPLD technology and single-chip microcomputer control technology, development and
Design of high resolution, high stability function of the signal
)
- 2013-08-27 14:20:22下载
- 积分：1
-
Verilog prepared using USB download cable program realize USB protocol and JTAG...
用verilog编写的USB下载线程序 实现USB协议和JTAG接口的数据转换实现状态机-Verilog prepared using USB download cable program realize USB protocol and JTAG interface to achieve data conversion state machine
- 2022-01-26 07:07:00下载
- 积分：1
-
dct idct 编码
输入的8X8图像数据块包括在范围从0到255的整数。在DCT计算的平均值减去128从输入数据中最小的输入数据块的冗余。核心可以计算输入数据的范围128到127以及–。然后，平均值128不减。在DCT的计算，数据可以减少到重要的信息集中到少数的DCT结果，留下剩余的系数等于零。这意味着图像的能量集中 请点击左侧文件开始预览 ！预览只提供20%的代码片段，完整代码需下载后查看 加载中 侵权举报
- 2022-03-15 14:09:44下载
- 积分：1
-
verilog_16QAM.rar
使用verilog实现全数字16QAM调制器，载波频率1MHZ，数据比特流的速率为100Kbps,(the modulation of 16QAM based on FPGA)
- 2009-12-07 21:20:07下载
- 积分：1
-
乐曲播放器
用vhdl语言编写的程序，可以播放乐曲，有分频模块，可播放梁祝等歌曲。
- 2022-01-21 18:49:47下载
- 积分：1
-
sd_slave_device
verilog source code for SD card SLAVE DEVICE IP-Core
- 2021-04-12 22:18:56下载
- 积分：1
-
这是可编程逻辑器件（CPLD）初学者的入门级文章，仅供参考。...
这是可编程逻辑器件（CPLD）初学者的入门级文章，仅供参考。-This is the programmable logic device (CPLD), the entry-level beginners articles for reference purposes only.
- 2022-01-22 10:28:59下载
- 积分：1
-
Practical-Statecharts-in-C-and-CPP
QP编程创始人所著的介绍QP编程思想的书，中文版。QP是用于嵌入式中状态机编程的开源软件。(QP programming book written by the founder of the introduction of QP programming ideas, and Chinese version. QP is open source software for embedded state machine programming.)
- 2015-03-07 18:00:15下载
- 积分：1
-
一个可以综合的Verilog 写的FIFO存储器
内附文档说明
一个可以综合的Verilog 写的FIFO存储器
内附文档说明-a comprehensive Verilog can write FIFO memory attached document shows
- 2022-03-13 18:19:46下载
- 积分：1
