-
项目: 电梯控制器
你的任务是为一个单一的"传统"的先进的电梯控制器的设计
电梯(即,简单的向上/向下按钮呼叫电梯) 在四楼经营
建设。所述的基本单电梯设计规范
以下各节。
扩展您的两部电梯的设计是可选的将会奖励你额外的奖金。
- 2022-11-23 16:55:03下载
- 积分:1
-
介绍VHDL编程的资料,很详细,值得收藏
介绍VHDL编程的资料,很详细,值得收藏-vhdl
- 2023-01-26 15:25:04下载
- 积分:1
-
This is a JPEG codec the VHDL code
这是一个JPEG的编解码的VHDL程序代码-This is a JPEG codec the VHDL code
- 2023-05-21 08:00:03下载
- 积分:1
-
agc_gen2
AGC(自动增益放大) Verilog代码 设计可以参考 第二部分(AGC (automatic gain control) can refer to the Verilog code design
)
- 2015-04-14 01:17:31下载
- 积分:1
-
color_bar
彩条产生程序。。。。720p需添加74.25M时钟(colorbar generation. need 74.25mhz clock if 720p gen)
- 2020-06-22 06:20:01下载
- 积分:1
-
NiosII _练习_ ver3 NiosII for旋风,这3。
NiosII_Exercises_Ver3,this niosII 3.o for cyclone
- 2023-08-22 22:50:04下载
- 积分:1
-
verilog_median_filter
图像处理的中值滤波器,使用verilog开发环境编程实现。(Verilog development environment programming median filter)
- 2016-01-24 16:54:32下载
- 积分:1
-
velocity_Verilog
速度表(velocity)要求:1.显示汽车Km/h数;2.车轮每转一圈,有一传感脉冲;每个脉冲代表1m的距离;3.采样周期设为10s;
4.要求显示到小数点后边两位;5.用数码管显示;6. 最高时速小于300Km/h。(约为83.3m/s)
(use verilog to realize velocity)
- 2020-07-13 15:08:51下载
- 积分:1
-
使用FPGA的FIFO,状态机,乒乓操作等实现了异步UART。
使用FPGA的FIFO,状态机,乒乓操作等实现了异步UART。-The use of FPGA-FIFO, state machine, ping-pong operation to achieve the asynchronous UART.
- 2022-12-07 20:00:03下载
- 积分:1
-
USB 1.1 PHY code systemc language USB 1.1 PHY code, systemc languages, including...
USB 1.1 PHY的代码,systemc语言 USB 1.1 PHY的代码,systemc语言,包括基于systemc语言的testbench ,和相关的doc文档-USB 1.1 PHY code systemc language USB 1.1 PHY code, systemc languages, including systemc based testbench language, doc and related documents
- 2022-04-12 00:51:05下载
- 积分:1